spindelsinn 0 20 апреля, 2011 Опубликовано 20 апреля, 2011 · Жалоба Обе шины защёлкиваем в 16-битный регистр клоком первой шины. Накладываем ограничение на вход второй шины (задержка в полпериода относительно клока) set_input_delay -max [expr $T/2] -clock Clk1 [get_ports Data2] Эээ, простите, а куда это записывать и вообще на каком это языке? 0_о Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvgenyNik 0 21 апреля, 2011 Опубликовано 21 апреля, 2011 · Жалоба Начинать надо с временных требований к интерфейсам, а также с количества и расположения мастеров по разные стороны "моста". Если два мастера по разные стороны, то в двух словах не объяснить... Если интерфейс не предполагает организации удержаний для задержек ответа и его времянки на ответ строго заданы ведущим, то сделать подобный "мост" прозрачным не получится и придётся вводить некую буферизацию, в которой "мост" по стороне ведущего подчинён общим правилам периферии и сам является мастером для второй шины. Как это организовывать - второй вопрос. Ну а если возможно удержание шины ведомым до завершения цикла, то особых проблем нет и "в бой идут" FIFO. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
scorp 0 21 апреля, 2011 Опубликовано 21 апреля, 2011 · Жалоба Эээ, простите, а куда это записывать и вообще на каком это языке? 0_о Записывается во временнЫе ограничения проекта. Команда в общепринятом формате SDC (Synopsys Design Constraints). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
