ovn 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба Граждане, помогите новичку. В своём проекте я на Xilinx ISE, в схематике, я подсоединил выходы регистров к через буферы к двунаправленной шине. При компиляции пишет ошибку ERROR:Xst:528 - Multi-source in Unit <Schematic1> on signal <Adv<1>> Sources are: Output signal of OBUF instance <XLXI_545/OBUF> Output signal of OBUF instance <XLXI_544/OBUF> Output signal of OBUF instance <XLXI_543/OBUF> Output signal of FDCE instance <XLXI_293/Q1> Output signal of FDCE instance <XLXI_21/Q1> Скажите есть ли документация по Xilinx ISE хотя бы на англиском с подробным его описанием. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
AJIEKCEu 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба Судя по ошибкам сигналу Adv<1> присваивается значения в разных процессах. Либо в процессе и в корне архитектуры. Скорее всего вам надо искать доку на XST. Это синтезатор VHDL кода. У меня дока лежит в: C:\Xilinx81\doc\usenglish\books\docs\xst\xst.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
aat_81 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба Граждане, помогите новичку. В своём проекте я на Xilinx ISE, в схематике, я подсоединил выходы регистров к через буферы к двунаправленной шине. При компиляции пишет ошибку ERROR:Xst:528 - Multi-source in Unit <Schematic1> on signal <Adv<1>> Sources are: Output signal of OBUF instance <XLXI_545/OBUF> Output signal of OBUF instance <XLXI_544/OBUF> Output signal of OBUF instance <XLXI_543/OBUF> Output signal of FDCE instance <XLXI_293/Q1> Output signal of FDCE instance <XLXI_21/Q1> Скажите есть ли документация по Xilinx ISE хотя бы на англиском с подробным его описанием. Ты буферы то ставь с третьим состоянием, иначе у тебя получается два драйвера на один сигнал, поэтому у тебя и ругается синтезатор Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ovn 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба Он даёт ещё предупреждения. WARNING:DesignEntry:217 - Net "Adv(1)" is connected to too many source pins and/or I/O markers. A 'Wired OR' connection will be used. И так для каждой линии. С тристабильными буферами тоже самое, да и не нужны они мне. Мне нужно чтоб на шине сначала появлялись данные с одного регистра, потом с другого и т. д. В начальной схеме стоят 3 регистра ЛН1 с выходами в паралель. Как мне повторить это в схематике. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
o-henry 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба С тристабильными буферами тоже самое, да и не нужны они мне. Мне нужно чтоб на шине сначала появлялись данные с одного регистра, потом с другого и т. д. ну так и поставьте мультиплексор Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
AJIEKCEu 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба И вообще, сорсы в студию! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ovn 0 17 мая, 2007 Опубликовано 17 мая, 2007 · Жалоба Тема закрыта, разобрался. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться