[KeisN13 6]

On 3/22/2021 at 7:34 PM, Kronac said:

Ну в общем удалось мне побороть проблему. Но не одним способом а используя сразу несколько.

1. Поставил BUFGMUX запитав как один из источников клока частоту, которая есть на ПЛИС в момент старта.

2. После этого сильно посыпались тайминги, забить на межклоковые переходы в xdc не удалось, потому что у меня стали биться сами данные JESD только на том канале, на котором я смотрел через ИЛА.. Долго с этим разбирался.

3. Использовал настройки Debug Hab, как было описано выше. 

Только используя все эти советы и некоторые танцы с бубном, я смог привести к тому виду, когда оба ILA корректно работают, не пропадают и при этом не ломают данные на которые я хочу смотреть =)

Всем спасибо за советы!

Там есть правило, что частота DEBUG HUB или ILA должна быть миниму в два раза больше частоты JTAG. Я с этим мучался на стриме часа 4 наверное :) 

https://youtu.be/qVFO6D9Hj94

[attaboy 0]

6 hours ago, KeisN13 said:

Там есть правило, что частота DEBUG HUB или ILA должна быть миниму в два раза больше частоты JTAG. Я с этим мучался на стриме часа 4 наверное

А какой смысл в принципе ставить низкой частоту DEBUG HUB? Ведь это не частота семплирования. Нельзя разве ставить всегда dbg_hub/clk высокой (ну сотню МГц минимум), а u_ila_*/clk в зависимости от частоты сигнала?

[KeisN13 6]

4 hours ago, attaboy said:

А какой смысл в принципе ставить низкой частоту DEBUG HUB? Ведь это не частота семплирования. Нельзя разве ставить всегда dbg_hub/clk высокой (ну сотню МГц минимум), а u_ila_*/clk в зависимости от частоты сигнала?

У меня в проекте был клок 5 МГц для  модуля управления АЦП, а частота JTAG была 15МГц, вот и получилось, что пока соотношение не выполнялось была некорректная работа.

Изменено 24 марта, 2021 пользователем KeisN13

[Kronac 0]

On 3/24/2021 at 7:12 AM, KeisN13 said:

Там есть правило, что частота DEBUG HUB или ILA должна быть миниму в два раза больше частоты JTAG. Я с этим мучался на стриме часа 4 наверное :) 

https://youtu.be/qVFO6D9Hj94

 Я не думаю, что это моя проблема. По умолчанию DEBAG HUB у меня подключался к частоте ДДР на 300МГц, а частота Jtag а меня стоит 9 МГц. Так что проблема была в другом. 

P.S. Я же правильно понял, частота JTAG тут выставляется?

On 3/24/2021 at 1:42 PM, attaboy said:

А какой смысл в принципе ставить низкой частоту DEBUG HUB? Ведь это не частота семплирования. Нельзя разве ставить всегда dbg_hub/clk высокой (ну сотню МГц минимум), а u_ila_*/clk в зависимости от частоты сигнала?

Совершенно верно. Единственно до сих пор не понимаю собственно зачем вообще нужен DEBUG HUB и в чём его роль, если он не семплирует данные? Обеспечивает работоспособность ядра и внутренней логики?

[dxp 34]

19 часов назад, Kronac сказал:

Единственно до сих пор не понимаю собственно зачем вообще нужен DEBUG HUB и в чём его роль, если он не семплирует данные? Обеспечивает работоспособность ядра и внутренней логики?

Это мост между Debug Cores и интерфейсом наружу. Эти ядра могут работать на разных тактовых, и надо как-то это всё подружить с внешним интерфейсом.

[Kronac 0]

5 hours ago, dxp said:

Это мост между Debug Cores и интерфейсом наружу. Эти ядра могут работать на разных тактовых, и надо как-то это всё подружить с внешним интерфейсом.

Ну вроде более менее понял, спасибо.

[Longiel 2]

У меня вот другая проблема. У меня в качестве тактового сигнала для ILA подаётся строб 0,1 Гц. И Debug на это сильно ругается, мол "Clock slow". Вот зачем они ту проверку сделали - в ChipsCope же всё нормально всегда было)

[yes 5]

3 hours ago, Longiel said:

У меня вот другая проблема. У меня в качестве тактового сигнала для ILA подаётся строб 0,1 Гц. И Debug на это сильно ругается, мол "Clock slow". Вот зачем они ту проверку сделали - в ChipsCope же всё нормально всегда было)

по хорошему строб надо подавать на data qualifier 
тем более если это строб, а на тригеррах в дизайне существует какой-то такт (от которого этот же строб генерится)
это как бы "более правильно идеологически"

 

[Longiel 2]

22 часа назад, yes сказал:

по хорошему строб надо подавать на data qualifier

А поподробнее можно?

Так-то я этот строб через глобальный буфер протянул и даже законстрейнил, но что-то это никак не помогло, что наверное логично - отсутствие фронтов воспринимается как отсутствие сигнала)

Есть ещё вариант просто поставить буфер, по задаваемому событию складывать отсчёты в него и по заполнению его выгружать, а результат смотреть в дебаге. Но неужели к 2023 году ничего толкового не появилось для отладки на больших временных отрезках длительностью секунды?

[yes 5]

20 hours ago, Longiel said:

А поподробнее можно?

Так-то я этот строб через глобальный буфер протянул и даже законстрейнил, но что-то это никак не помогло, что наверное логично - отсутствие фронтов воспринимается как отсутствие сигнала)

Есть ещё вариант просто поставить буфер, по задаваемому событию складывать отсчёты в него и по заполнению его выгружать, а результат смотреть в дебаге. Но неужели к 2023 году ничего толкового не появилось для отладки на больших временных отрезках длительностью секунды?

по моему, в настройке уже анализатора надо включить.

то есть ILA работает так - если этот строб 1, то сигнал записывается, если 0 то не записывается. но это не отменяет тактового сигнала!

если длина буфера, например, 1024 - то надо чтобы 1024 такта со стробом ==1 поступило, иначе буфер не заполнится.

 

попробовать посмотреть можно привязав этот сигнал к 1 в коде. тогда ILA должен записывать всё

 

upd: нету у меня сейчас ни вивады, ни железа. поэтому по памяти написал