[nanorobot 3]

Наваял плату процессорного модуля STM32F439/F746(TQFP176) + 32 bit SDRAM MT48LC4M32B2TG(TSOP86) + QSPI EEPROM 25Q128(в случае использования F7) + двухцветный led + ldo. Малогабаритный кварцевый резонатор NX3225GD-8.00M. Процессор и память расположены на противоположных слоях друг под другом.

САПР -Altium v10. Четыре слоя, внутренние VDD и GND, наружные - основная разводка. Разведено c нормами:ширина проводников 8. зазор 8. Абсолютное большинство связей SDRAM допилено под зазор 10.

VIA - 12/26 все сквозные.  Слой MID1 сплошной полигон GND, на слое MID2  полигон VDD плюс несколько треков, которые не развелись на наружных слоях. Свободное место на наружных слоях залито GND проставлено несколько сшивающих полигоны VIA.

Если получится запустить SDRAM на частоте 90 МГц с STM32F439, планирую второй этап - STM32H743 частота SDRAM 133МГц. Основная цель - применение в девайсах с GUI LCD 7'' 800x480. Это первая в моей практике 4 слойная плата, поэтому прошу конструктивной и всякой прочей критики.

 

F439SD.rar

F439SD.pdf

Изменено 18 октября, 2018 пользователем nanorobot

[EvilWrecker 0]

Quote

Это первая в моей практике 4 слойная плата, поэтому прошу конструктивной и всякой прочей критики.

Это 6 слойна плата, с наиболее кривым использованием слоев и всех возможных- но сначала имеет смысл отметить другое:

1. Использование термалов на виа- бред.
2. Разводка лдо хуже некуда
3. Футпринты хуже некуда, на вашу версию 0402 влезает 0603 
4. Разводка питания и земли всех микросхем кривая, а такое включение банок это край

5. Не имеет смысла наличие конденсаторов в питании в таком количестве и с таким подключением
6. Нет ни малейшего смысла в отверстиях  0.71/0.4
7. Огромное число DFM ошибок.

"Разводка" мрак беспросветный, перед стартом имеет смысл готовиться и пытаться читать хоть какие то материалы.

[nanorobot 3]

VIA просто натыканы в последний момент, "что б были" - насчет ненужности барьеров - в курсе.
Все футпринты из библиотек Альтиума

насчет шестислойной платы не понял - задавалась четырехслойная...

 

Изменено 18 октября, 2018 пользователем nanorobot

[EvilWrecker 0]

Виа никогда не должны быть натыканы в последний момент, а библиотеки альтиума это в основном говно(как и любые более менее свободно распространяемые), за исключением сборок от производителей в части символов.
 

Quote

насчет шестислойной платы не понял - задавалась четырехслойная...

[nanorobot 3]

Спасибо, Ваши замечания очень ценны для меня.

[Jury093 2]

не знаю, насколько pdf соответствует проекту (картинка в аттаче) у верхнего конденсатора не доведены дорожки, у нижнего явно верхняя обкладка не дотащена до МК

[nanorobot 3]

Спасибо. Пдф прилагался для общего  первоначального взгляда - что бы решить  открывать проект или нет. Кроме того ПДФ сгенерирован  с выключенными полигонами, соответственно там много чего может быть неподключено. И да он сделан раньше и может иметь мелкие огрехи. Я не предлагаю кому либо отработать за DRC, хотелось бы какого то общего, "концептуального" взгляда. 
  ПС Опять же предыдущий оратор "концептуально" сказал, что "мрак полный" но не пояснил  почему. Неужели только из несоразмерных футпринтов от  Альтиума?

 

ПС Нижний конденсатор подключен к 172 ножке процессора VDD, которая не имеет рядом парного вывода GND,  поэтому верхняя обкладка подключена только к полигону GND через VIA. Если фрагмент увеличить, то будет хорошо видно что все ближайшие ножки подключены к каким то цепям.

Изменено 18 октября, 2018 пользователем nanorobot