Jump to content

    

PCB для FPGA, 3Gmodule, DVI

Kaligooola, спасибо!

 

bigor, что за программа в которой рассчитывались дорожки и стек? Где взять? Хочу такую же! :biggrin: :rolleyes:

Share this post


Link to post
Share on other sites
bigor, что за программа в которой рассчитывались дорожки и стек?

Polar Si9000 Transmission Line Field Solver

Polar SB200a PCB Stackup and Construction Builder

Где взять?

Купить. :laughing:

Или в закромах.

Или на файлообменниках поискать.

Share this post


Link to post
Share on other sites
У нас есть методика расчета структуры платы

 

Поясните, пожалуйста, следует ли при расчете импеданса учитывать паяльную маску?

 

Формула - Значение импеданса = вычисленное в Polar * 0.9 + 3.2

это результат экспериментов?

Share this post


Link to post
Share on other sites
Поясните, пожалуйста, следует ли при расчете импеданса учитывать паяльную маску?

 

Формула - Значение импеданса = вычисленное в Polar * 0.9 + 3.2

это результат экспериментов?

 

Да, наличие маски надо учитывать.

Формула - да, это некое приближение к реальности для конкретной технологии конкретного завода.

 

Share this post


Link to post
Share on other sites
Да, наличие маски надо учитывать.

Формула - да, это некое приближение к реальности для конкретной технологии конкретного завода.

 

Большое спасибо.

Если возможно, дайте, пожалуйста, рекомендации по учету маски:

толщина, толщина на проводниках, толщина между трассами дифф. пары.

Share this post


Link to post
Share on other sites
Если возможно, дайте, пожалуйста, рекомендации по учету маски:

толщина, толщина на проводниках, толщина между трассами дифф. пары.

Зависит от завода, типа оборудования и материала.

Для себя беру - толщина по проводнику около 15 мкм, между проводниками - 25 мкм, проницаемость около 3,6.

Получается приблизительно то же значение, если применять формулу "вычисленное в Polar * 0.9 + 3.2"

post-32762-1424958111_thumb.png

Если по 3-му классу с учетом подтравов (приблизительным):

post-32762-1424958925_thumb.png

Share this post


Link to post
Share on other sites
Зависит от завода, типа оборудования и материала.

Для себя беру - толщина по проводнику около 15 мкм, между проводниками - 25 мкм, проницаемость около 3,6.

 

Спасибо!

Share this post


Link to post
Share on other sites
У Xilinx для 7 серии есть доки по разводке DDR3/4. Причем не поленитесь заглянуть "ug586 7Series MIS" в нём есть требования и по трассировке. Ещё у них есть документ по трассировке для DDR 2000+ МГц. С примерами стеков и описанием за счёт чего можно добиться высоких скоростей.

 

Какой этот второй документ? wp383? Или еще какой то? Не могу найти..

Share this post


Link to post
Share on other sites

Закончил с разводкой платы, вот что получилось! Есть что сказать?

У меня вот какой вопрос, как правильно в Altium выводить файлы сверловки? И в целом какой формат нужен для производства, и как им показать где глухие где слепые отверстия? Может ли Альтум сам все сделать?

post-84795-1427663771_thumb.png

post-84795-1427663787_thumb.png

post-84795-1427663795_thumb.png

post-84795-1427663804_thumb.png

post-84795-1427663814_thumb.png

post-84795-1427663824_thumb.png

post-84795-1427663835_thumb.png

Share this post


Link to post
Share on other sites

Ох уж эти любители термобарьеров :wacko: - ладно бы еще термобарьеры были хорошие, так же нет. Узнаю элементы "знакомых" библиотек которые наверно есть "почти у всех"- скопированные без оценок и критики.

 

 

Share this post


Link to post
Share on other sites

Что-то мне кажется память чрезмерно "затянута" и не оптимальна. Верхний слой вообще не использован, зато на остальных сплошные петли... Ну и как обычно - наверное здесь хватило бы и 6-ти слоев, но не видя питаний трудно это утверждать.

Share this post


Link to post
Share on other sites
Закончил с разводкой платы, вот что получилось! Есть что сказать?

У меня вот какой вопрос, как правильно в Altium выводить файлы сверловки? И в целом какой формат нужен для производства, и как им показать где глухие где слепые отверстия? Может ли Альтум сам все сделать?

 

В таком масштабе все равно ничего понять нельзя, тем более что Вы не показали слоев земли и питания и общую структуру платы.

 

Что касается глухих отверстий:

- каждый тип надо вывести отдельным файлом DRILL

с описанием - с какого и на какой слой.

Формат лучше всего миллиметровый 4:4

 

Правда, я не очень понял, зачем Вам глухие отверстия в этом дизайне?

Там что, есть BGA с шагом менее 0.8 мм?

 

Share this post


Link to post
Share on other sites
Ох уж эти любители термобарьеров :wacko: - ладно бы еще термобарьеры были хорошие, так же нет. Узнаю элементы "знакомых" библиотек которые наверно есть "почти у всех"- скопированные без оценок и критики.

Что не так с термобарьерами?

 

Что-то мне кажется память чрезмерно "затянута" и не оптимальна. Верхний слой вообще не использован, зато на остальных сплошные петли... Ну и как обычно - наверное здесь хватило бы и 6-ти слоев, но не видя питаний трудно это утверждать.

По поводу слоев! Производство на котором будет изготавливается ПП делает толстый препрег для 6 слоев, с толстыми диэлектриками дороги выходили по 0.4мм, поэтому было решено взять 8 слоев.

Да согласен длинновато вышло! Выравнивал по мануалу от Xilinx учитывая задержки в ПЛИСине и задержки с которыми должны приходить сигналы в память. И опять же длинные дороги получились из-за толстых диэлектриков, площадь больше занимают. Хотя может я что то не так понимаю.

 

В таком масштабе все равно ничего понять нельзя, тем более что Вы не показали слоев земли и питания и общую структуру платы.

 

Что касается глухих отверстий:

- каждый тип надо вывести отдельным файлом DRILL

с описанием - с какого и на какой слой.

Формат лучше всего миллиметровый 4:4

 

Правда, я не очень понял, зачем Вам глухие отверстия в этом дизайне?

Там что, есть BGA с шагом менее 0.8 мм?

 

Да, скрины ужасные, не знаю как в альтуме вывести jpg, если знаете подскажите, или другой способ подскажите. Выведу.

В слоях питания вообще ни чего не разобрать, поэтому не скинул. Под высокоскоростными цепями лежат сплошные земля и питание. Все проводники DDR под питанием и землей, разрывов нет, так же и под дифф. парами.

Глухих отверстий мало, глухие отверстия это плохо? DDR шаг 0.8, это критично?

По поводу формата я так и думал,эээээххх придется помучиться!

Всем спасибо!

 

Share this post


Link to post
Share on other sites
Глухих отверстий мало, глухие отверстия это плохо? DDR шаг 0.8, это критично?

 

А производитель-то ваш умеет глухие отверстия делать?

Не все умеют.

Да и дорого это...

DDR шаг 0.8 можно без глухих трассировать.

 

Share this post


Link to post
Share on other sites
Что не так с термобарьерами?

 

В первую очередь то, что они вообще есть- и если решили ставить, то хотя бы соединениями вменяемой толщины, т.е "пропорционально" подключаемому паду

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this