Jump to content

    

EvilWrecker

Свой
  • Content Count

    3006
  • Joined

  • Last visited

Everything posted by EvilWrecker


  1. И о каких проблемах с какими токами идет речь? Вы видимо хотите сказать что будут проблемы в таком случае(внимание на расположение виа)? Да нет, дело в другом Вы можете их показать/нарисовать на приведенных картинках? Ну давайте начнем с такой грубоватой картинки: Неразведенные цепи на ней трогать не будет, речь сугубо за внесенные изменение- стало лучше или хуже, будут "проблемы с токами" или нет? ПС. Забавляет тот факт что никто и не сказал о том, что в картинках линеара индуктор сидит на земле под бустрепным конденсатором
  2. Поскольку вам уже в принципе ответили, причем совершенно исчерпывающе- хочу особо отметить следующие посты(без сарказма, разделяю точку зрения) Как вы понимаете, я не зря спросил в предыдущих постах за конструкции с raised inductor- почему они внезапно работоспособны, притом с высокой частотой преобразования(мегагерцы) и серьезными токами(десятки ампер)? Почему вдруг там все стабильно работает несмотря на вроде бы как ужасные eddy currents? К слову про эти токи- вопрос так сказать, встречный: как "отличить электрически" пад футпринта от полигона на котором он сидит, и что если сами пады очень широкие и с малым расстоянием между ними и при этом еще регулятор мониторит ток непосредственно с индуктора(аля схема кельвина)? Однако вернемся к бумаге- поскольку резка земли как там это бесспорно шарлатанство и маразм, как впрочем и закладка всех этих фильтров площадью сопоставимой со всем дс/дс, давайте сначала сравним картинку с лэайтом на топе и тем что видно в даташите: Вопросы к ТС, ну и тем кому интересно: - подвод питания лучше справа или слева? - где оптимальнее включены выходные банки и оптимально ли вообще? - нормально ли сделано заземление регулятора? что будет если пин 1 используется по назначению? Понимаю что тут не вполне честно т.к. в даташите воткнули индуктор с экраном(судя по футпринту)- но и без этого тут массу можно сказать за уровень всех этих псб дезигнеров и пр. кто лепил это дерьмо. Чтобы вам было проще ответить, картинки для регуляторов от AD/LT позиционирующиеся как ultra low noise
  3. Если будет время я сам шутки ради прогоню на своем шаблоне эти же числа- точно помню из пдф, что там были места где то ли исходное значения в инчах но заносится в милсах, то ли наоборот- как минимум в части именно расчета самого антипада это было. Что касается прикидки как таковой, то разумеется она сама по себе не просто имеет право на жизнь, а вполне рабочий инструмент: тут все дело в том что вы говорите о ней, а я говорю уже о "чистовом" расчете- понятия с разным приложением.
  4. Их гайд подразумевает включение конденсатора с VOUT на GND самого источника, у вас же подключение к корпусной земле- опять же, в этих условиях было бы видимо что-то такое: Но это разумеется не совет а сугубо наблюдение- разводка полигонами на соседних слоях будет лучше во всех отношениях(тут и распределенная емкость, и current loop area)- и в конце там будет как раз current carrying capability. Да чем дальше тем лучше Но тут проще говорить о минимуме- но чтобы это сделать нужно знать все реалии вашего дизайна и остальную разводку: примерно прикидывая числа, видимо хорошим стартом будет расстояние между медными участками возле диодов в левом верхнем углу
  5. О том и речь Но перед этим я бы сначала достал пдф Симоновича с его сайта где он использует конкретные числа и добился бы повторяемости- там есть моменты с mills/inches которые легко могу порушить все мечты
  6. Мне кажется что я таки ошибся с числом варисторов- судя по всему стоит один конденсатор еще рядом с твс- однако опираясь на уже известное можно сказать следующее: 1. Ваш дизайн одноразовый т.к. наиболее мощная защита стоит на на дальнем конце(обратный порядок), при этом нет никаких ограничителей тока, кроме того с таким включением GDT можно сугубо реализовывать защитную землю (PE), но как она сделана и куда идет уже не имеет значения при таком подходе. 2. Имея 6 слоев вы ведете питание и землю что с фильтра что с дс/дс тоники перешейками, не используя внутренние слои и не организовывая сплошную землю в частности(насколько можно предположить): от проблем с EMC может разве что помочь металлический корпус, но это неточно- с таком близостью "защищаемого" входа к "защищенным" цепям он может не прокатить. 3. Большие сомнения в компоновке- как на представленной так и на той что скрыта: есть подозрение что еще левее стоит минимум второй такой же дс/дс, как раз возле "горячего входа". И все так же не используются ни внутренние слои, ни правильная организации защиты, ни зазоры ни то ни се. В общем обманули сами себя.
  7. Тяжело запаивать здоровые силовые разъемы в толстые платы- но и там это делают без термалов, что касается вашего случая то как минимум вся защита с выводными компонентами должна быть включена директом: разрядные токи и нагрев в сочетании с термалами= одноразовый дизайн Прежде чем ответить- сколько слоев в ваше плате? Я примерно так и представлял себе ситуацию когда рисовал картинки и писал про землю: Верно?
  8. Я стал понимать к чему вы клоните, попробую зайти с другой стороны(хотя и весьма неполноценной) если разница не очень ясна, то речь идет о максимально возможно приближении к этой схеме вопрос о том как в реале заземляется корпусная земля до и после дс/дс с картинки пока оставим(качество, геометрия и пр) Что насчет резки корпусной земли в моих прошлых картинках то оно действительно присутствует- но с оговорками как в картинках так и в тексте. Сейчас конечно стало еще любопытнее: где же же это "продолжение земли" на "сторону нагрузки" в плате ТС - ультимативно кривое объяснение, но по другому и не знаю как сказать даже
  9. Да нет же, все именно так как я написал-смотрите: - у вас, как бы так выразиться, защита включена наоборот если оперировать приведенной картинкой - в самом деле разрядники предназначены для гораздо более серьезных токов нежели варисторы, но где в вашей разводке ограничение тока между разрядником и варистором? В общем, имеет смысл попробовать следовать хотя бы той бумаге что вы привели, роме шуток.
  10. Для одиночной трассы вместо диффпары? Без отверстий по возвратные токи? Не просто зависит, там используется понятие Dk effective величина которого рассчитывается отдельно- и в данном случае этого не сделать в силу отсутствия "чисел с платы" ТС.
  11. Как и принято в таких случаях обо всем по порядку Дроселю(inductor?) в целом незачем- одиночная индуктивность в земле это зло и глупость, только если ставить и туда и туда то есть: А вот common mode choke должен рвать землю, иначе это уже не common mode choke Землю "в обход" пускают либо шутки ради либо по причине особой гуру-одаренности. Случай с двумя землями корпуса мне неизвестен увы, только случай когда земля корпуса отделена/"отделена" от силовой земли- о чем я собственно и написал в прошлых постах.
  12. Ну да, чутье не подводит Суть в чем- если вкратце то: Во-первых разрядники и варисторы должны быть строго до диодных мостов и пр. Во-вторых они не используются одновременно, либо одно либо другое. В-третьих никаких термалов там быть не должно как и тонких полигонов смахивающих по толщине на дороги. В-четвертых путь по которому пройдет разрядный ток должен быть ультимативно коротким с топ приоритетом в разводке. В дополнение к этой картине у подчеркнуто кривые полигоны с не менее кривыми зазорами до защищаемой части, гигантские накрутки расстояний в защите исключительно неудачная геометрия земли- можете переделывать все начиная о схемы
  13. Ну если говорить честно, то это совершенно здоровое впечатление- но все же думается что автор просто убрал все что лишнее или не авторизованное к просмотру. И что все убранное в свою очередь мешает проложить через сквозные на боттоме или использовать бэкдрил. А откуда такие числа?
  14. Поскольку у вопроса самоочевидный ответ (тем более с учетом приложенных ранее картинок), нельзя не спросить- есть скриншот с разводкой? Ну по крайней мере чтобы точно понимать смысл фразы
  15. Поскольку автор прямо пишет что и соответственно не подразумевает по тем или иным причинам backdrill, то микровиа это совершенно рабочий и правильный способ решить проблему- а на целостности сигнала это отразится самым лучшим образом. Стаба у разъема не может быть т.к. там SMD пады, стаб с виа убирается конструкцией переходного- при правильно сделанных антипадах это самое что ни на есть грамотное и экономичное решение задачи.
  16. Насколько можно понять со скриншота пад микровиа примерно или полностью совпадает по размеру с падом разъема, что весьма хорошо. Если вы будете использовать микровиа на слои 1-3 для 10G диффпары то вам надо: - сделать нормальный антипад(т.е. расчет в EM симуляторе) включая виа для возвратных токов - если нет каких то проблем с подводом других трасс к этому разъему и все 10G идут на внешний ряд то нет никаких проблем в размещении земляных отверстий, однако имеет смысл ставить сквозные максимально близко к антипаду, например так(примерно) Итого у вас будет простая HDI формула, притом с одной стороны(3x stacked uvia) и никаких заморочек с землей. Из-за того что длина виа будет малой антипад выйдет поменьше чем в случае сквозных- вы главное антипад продолжите минимум на 4й слой еще
  17. К слову, специально для ТС- посмотрите это и это.
  18. Я конечно на электрониксе никогда не претендовал на академичность(нахрен надо) , но тут стало интересно- в чем некорректность? Надо было дописать "понижение" вместо "уменьшение" и в скобках добавить "(зона)"? За ссылку тоже спасибо, но тоже польза сомнительная от нее. Если переход идет с первого на 3й или 5й, то то это вполне рабочее решение, разве что 5 микровиа подряд может оказаться дорогим удовольствием- в тоже самое время если у вас они будут то это позитивно скажется на разводке всего остального, в частности питания с землей. Конечно, при условии что вы будете использовать это преимущество. Да нет, под землю как раз имеет смысл поставить сквозные С падами тоже не все так просто, повторю вопрос: у вас есть скриншот с геометрией трассы и футпринтом разъема? В вашем случае нужно делать антипад для перехода(вырез) который захватит все используемые сигнальные слои плюс минимум один под нижним, т.е. если переход с 1 до 5, вырез будет с 1 до 6 минимум. Моделирование нужно для точного определения геометрии и количество/положения виа под возвратный ток. В общем случае тут достаточно простой подход: посчитайте high speed via structure со своим стеком, далее промоделируйте все соединение(можно сделать тестовый лэайут отдельный)- ну а если есть желание и возможность то можно и вместе с разъемом.
  19. Уровень аргументирования вполне достаточный чтобы подтвердить ранее озвученный статус ваших постов- сомневаться не приходится Ну, учитывая тот факт что топчут обычно ногами, это невероятно уместное в данной теме откровение уровня капитана очевидности можно комментировать так же, как и предыдущие ваши ценные(на самом деле нет) рассказы К нашему обоюдному счастью мы не камрады,что касается вашего вопроса то действительно, в "стартовом" посте словом "проблема" вы не оперируете- проблему хочу найти я и о ней спрашиваю вас. "Каковы ваши доказательства?"(с) Далеко не всегда можно и тем более нужно реализовать, кроме того практические "0 мм" это courtyard to courtyard, с наложением.
  20. Ну то есть уходя от прямого ответа настолько кривым способом вы и подтверждаете что сморозили несусветную х-ю, согласны? Аналогично предыдущим сказкам- не вывозите совсем, даже не пытаетесь Тутфту эту про флайбэки комментировать и не собираюсь, но одно точно можно сказать: никаких проблем с эмс в конструкциях с raised inductor нет. Точка, вопрос закрыт Далее: хоть и адресовано не мне, но пройти мимо нельзя- вообще говоря это утверждение вполне верное. Return current это не столько "самостоятельное определение", сколько "нарицательное прозвище"(притом очень зависимое от контекста), которое в самом деле сделано в том числе для тех кто "не в курсе". Криминала в этом нет, тем же хваленным IEEE и топ компаниями импортным это не мешает вовсю использовать такой набор слов.
  21. В обоих случаях показаны сугубо первый и третий слой. В обоих случаях видно как "в районе преобразователя" идет ддр4 и еще сигналов до кучи. Перестраховка от чего? Ок, предположим- однако Дело ваше, кто же мешает Но смысл в этом какой? Мне просто интересно(на уровне гипотезы) что будет если "обратный ток потечет не в верхнем полупакете", как вы выражаетесь. Подчеркиваю, вопрос не в том что "может ли это быть", а что если такое вдруг случилось в той или иной степени- очень интересно Ужас Мне даже интересно стало, может ли кто-либо на этом форуме дать ответ достойный этого вопроса? ПС. Возьму на себя смелость предположить что внезапно стал немного(совсем чуть-чуть) понимать язык "полупакетов", "земель/полей" и пр. Дерзко и самоуверенно звучит, понимаю Но в погоне за интересными рассказами чего только не сделаешь, в связи с чем хочу спросить нечто- но сперва картинка - что будет если поставить компоненты примерно так и что случится если под преобразователями "все пробить насквозь рядом с диффпарами/не-диффпарами" - нужно ли тут экранирование и в частности секционированное? Чтобы вопрос не выглядел совсем как троллинг в помощь прилагаю примерно похожую картинку из жизни:
  22. С кем не бывает Сам давным давно когда только в первый раз про скорость услышал скорость(но не разницу между NRZ и PAM выше четверки) никак не мог взять в толк, как это все вообще может быть, а там между собственно и идут по пути уменьшения частоты Найквиста: Опять же в трансиверах в пределах одиночного лейна все неплохо:
  23. Это шутка что ли? Я может вопрос не понял но Никакого звона на подложке нету, ну а что касается именно самого коннекта- ясное дело это не ради одной диффпары/одного лейна задумывалось.
  24. В принципе все топовые FPGA(1,2) могут сильно в 10G+ например, разные отдельные трансиверы(1,2)- и next-gen интерконнекты подвезли. Просто 10G и чуть больше есть весьма давно. С расстоянием все сложнее, но с оглядкой на то что это все под датацентры в первую очередь и всякие HPC приблуды могут быть разные варианты, бакплейны люди тоже пилят
  25. Я же говорю, у вас явно проблемы: и в том же посте Вы сами понимаете что за бред пишите? И какие еще "опоры"? Что еще за проблема с "возвратным током в нижних слоях"? Далее: Это не топология а кое-что на букву "х" в начале и "я" в конце- откуда вообще весь этот бред про "под источником не ведем" или "танталы на нижнем слое"? Берем для примера две платы, одну кривоватую(упомянутую ранее VCU1525) и нормальную(multi-CPU сервер) с показанным первым и третьим слоем(второй-сплошная земля), и что же: Сильно охота узнать, где тут проблема? ПС. Я бы еще понял если разговор типа "не веди под источником" шел применительно к конкретному месту/области этого источника в конкретном дизайне, но вот эти все спекулятивные теории уровня торсионных полей- нет.