Перейти к содержанию

kex

Участник
  • Публикаций

    43
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о kex

  • Звание
    Участник
  1. Вы все правильно поняли. :) Не устраивает. Логики не так много, но судя по всему стандартные алгоритмы ориентированы на bandwidth. А я переживаю исключительно за latency. Про Зайлинкс ничего сказать не могу, но то, что выдает Альтеровский хардварный 10G PCS (Rx 89.6-211.2 нс и Tx 44.8-76.8 нс) - просто безобразие, коммерческие корки показывают на порядок меньшие задержки для PCS+MAC. Тут, кстати, чуть ниже в разделе, добрый человек выложил некоторые зайлинксовские исходники, за что ему большое спасибо. Погляжу на досуге.
  2. Здравствуйте! Может кто встречал верилог с реализацией софтового PCS для 10GbE? Хочу написать свой, т.к. не устраивают задержки хардварного блока, но процесс довольно сложный, хотел сначала посмотреть чужую реализацию. Гуглил, но ничего не нашлось. Буду благодарен, если подскажете, вдруг кому попадалось на глаза.
  3. Цитата(new123 @ Jan 15 2018, 11:13) а ссылку не дадите? у меня пока мнение такое. У меня большая уверенность, что моя альтера стояла в цепи в multi device. JTAG для этого дела нужно делать чуть по другому. Теперь мне нужно согласно документации вернуть его схему single device параллельно общаюсь с производителем, может удастся выпросить pin information, либо dsp файл для openCL Тема вот: https://electronix.ru/forum/index.php?showtopic=145200, но у меня немного другая история, нужно было просто нащупать распиновку JTAG-a. Если поднимите JTAG, мне очень помогла софтина TopJTAG Probe, рисует в онлайне графики по входам/выходам всех пинов на чипах в цепочке.
  4. О, коллега! Занимаюсь сейчас той же самой фигней, только с Nallatech-овской картой. Правда, JTAG поднялся, спасибо однофорумчанам. Видел Gidel-евскую карту с 5-м стратиксом, но уже после того, как свою заказал, тоже по хорошей цене продавались.
  5. Цитата(Inanity @ Jan 9 2018, 20:37) Значит и будет работать, поздравляю, удачного освоения) Спасибо! Цитата(x736C @ Jan 9 2018, 20:48) Думаю, тут надо было включать social engineering. Что-то вроде того, что 'коллега уволился, потерял документацию'. В общем, было опрометчиво говорить о том, что плату купили на ebay. На ebay кстати еще одна такая лежит за $600. Я и не подозревал, о том, что карта такая, отправил им запрос на доступ к документации, они серийник попросили (ну, нормальная же просьба, согласитесь), ну а потом вы историю знаете. Ага, продавец вновь появился. Отличная возможно сэкономить кучу денег, если нужен подобный девайс.
  6. Цитата(Inanity @ Jan 9 2018, 20:30) Хм, KeX, а вы уже пробовали прошивать её чем-то своим? Вообще говоря опасно покупать такие платы, есть вероятность того, что если шифрование битстрима включено и тампер бит взведён, то нешифрованный битстрим ПЛИС уже не примет. Вот как раз последние несколько часов занимаюсь включением-выключением светодиодов, пока вроде все работает. А продавец, хитрый жук, не сказал мне о том, что карта такая, продавал ее как StratixV FPGA.
  7. Цитата(Flood @ Jan 9 2018, 18:36) Насколько я понимаю, к этой плате в открытых источниках есть не самый свежий, но актуальный OpenCL BSP. Соответственно, есть распиновка как минимум памяти. А вообще, жуткое жлобство со стороны Nallatech. Хотя в этой ситуации они правы - если это OEM плата, то они имеют полное право не предоставлять по ней даже платный саппорт. Или даже вообще не имеют права что-либо предоставлять в обход брэнда. (ninja edit: тут было вранье, т.к. компания, о которой шла речь - не Nallatech) В аналогичной ситуации, например, Hitechglobal без лишних вопросов и NDA дали мануал и ucf на свою Virtex-5 плату. Да, все так. Я бы с радостью и NDA подписал, на самом деле. Плюс это же все на свои деньги, и сугубо индивидуально, отсюда и экономия такая. Был бы продакшен какой, я понимаю, а тут.. Еще главное наврали, мол, this card is physically different from our off the shelf 385N. Ладно, проехали, мир не без добрых людей, чего на жлобов свой мозг тратить.. Цитата(Inanity @ Jan 9 2018, 19:57) Так они так или иначе когда-то кому-то продали эту плату, деньги получили. Почему поддержки нет? А если бы первый владелец доки потерял все и запросил заново, тоже бы отказали? Не совсем так. Карта, хоть и идентична тем, что продаются на рынке Наллатеком, но поставляется с предпрошитой IBM-овской схемой, и продается IBM-ом в составе их серверов, как некий акселератор, а не как FPGA. Видимо, накрутка на их серверные решения на столько велика, а доля рынка на столько мала, что им проще закупить партию таких вот карт, и зашить в них нужный функционал, чем городить производство. Хотя, учитывая мощь карты, попахивает забиванием гвоздей микроскопом.
  8. Цитата(x736C @ Jan 9 2018, 15:03) Мои поздравления! Лучше поздно, чем никогда. Я тут задумался, насколько этой платой можно успешно пользоваться не имея схемы. Вопрос, конечно, дискуссионный. Имеется в виду периферия, память и т.п. Спасибо! Да я протупил, на самом деле. toshas еще в прошлой ветке сориентировал меня по схеме, а я криво концы промерял, и не с того конца припаял. Ну да ладно, хорошо, что хорошо кончается. Выражаю огромную благодарность ув. _pv, toshas, Zig, iosifk, x736C, и всем другим, кто помог мне справиться с этой задачей! Теперь буду постигать премудрости программирования вентильных матриц. Карта работает нормально, перепрограммировал IBM-овскую прошивку на включалку светодиодов, все ок. Сейчас буду пилить мигалку светодиодами. Цитата(mantech @ Jan 9 2018, 16:28) Мне кажется, с этого надо было и начинать. Честно говоря, трудно себе представляю, как и что можно сделать на довольно сложной плате при отсутствии схемы и документации Память и PCIe расписаны в BSP, здесь особых проблем не вижу, можно залить эту прошивку, и пользоваться OpenCL, в принципе (но это не наши методы!). Остается 2 SFP-шки, но там а) не так много вариантов, куда они могут быть подцеплены и б) есть гайдлайны от Альтеры, куда их рекомендуется цеплять, поэтому, надеюсь, особых проблем по идентификации пинов быть не должно, вычислю теми же светодиодами. Ну и все остальное планирую пилить, отталкиваясь от BSP и корок, которые удастся найти под мои нужды. Как-то так. Хотя, конечно, возможно, я еще просто не осознал, во что ввязался.
  9. Цитата(toshas @ Jan 9 2018, 11:53) должна подходить. Цитата(_pv @ Jan 9 2018, 12:16) вот как раз если развернуть в обратную сторону то всё подходит. 1(24) - VTRGT 10(15) - TCK 6,12,19 - GND. и т.д. Вот же блин... Вы знаете, похоже это я ужасно тупанул. Я изначально спаял наоборот (перепутал порядок), у меня не заработало, а потом меня смутило, что по схеме в обратном порядке не бьется земля на 5-м пине (в схеме указан GND, а на деле 3.19В). Сейчас подключил с напаянными резисторами, и удалось получить по цепочке айдишки чипов!! Там, кстати, все-таки сначала Стратикс идет, а за ним Макс2. В общем, собрал по ходу все шишки, которые только мог. Сейчас уберу резисторы, посмотрю, что будет.
  10. Цитата(toshas @ Jan 9 2018, 10:49) А распиновка jtag из прошлой темы не подошла разве ? Не-а, к сожалению, не подошла. Видимо, от другой карты. Я чуть выше в этой теме выкладывал замеры напряжения с моей, не бьется с этой схемой ни с какой стороны.
  11. Цитата(iosifk @ Jan 8 2018, 18:27) Не надо "тыкаться"... Надо скачать с сайта Альтеры даташиты на эти микросхемы. Или BSDL (или BSD) файлы, в которых тоже расписаны назначения контактов... И острой иголкой через лак прозванивать... Ок, спасибо, попробую еще разок тогда завтра. Начал читать ваши статьи, пока тяжеловато, но, надеюсь, со временем осилю. Цитата(_pv @ Jan 8 2018, 18:29) 2.5 В/22 Ом = 115 мА. я бы на всякий случай 100 - 200 Ом бы поставил, больше уже килоомная подтяжка у TCK не позволит. Стратикс с максом действительно скорее всего в цепочке, хотя под максом тоже четыре TP6 - 9, с подтягивающими резисторами рядом - скорее всего jtag макса, так что возможно наружу торчит только jtag стратикса. Правда тогда не понятно как он флэш будет прошивать если нормально с ней общается только макс.Так что должна всё - таки быть цепочка. А вот разработчики если и не наркоманы, но вот то что зажали документацию, хотя бы распиновку разъёмов - п*******сы те ещё. Да и ТСу поди без разницы главное хоть как - то jtag подключить, BSP поди есть какой - нибудь, с альтеровским openCL, не голую же плату без схемы он использовать собрался. Ок, значит 100-омники, благодарю! Да, есть квартусовский проект со старым BSP, в нем есть частичная распиновка стратикса (память, PCI-e и светодиоды). Хочу сначала попробовать залить на карту его (сейчас там прошита абсолютно бесполезная IBM-овская схема), ну а дальше потихоньку найти пины для SFP-шек, и собрать кастомную сетевую карту, чтобы впоследствие творить на ней всякие разные штуки интересные. Цитата(Inanity @ Jan 8 2018, 18:43) Если делать с умом, то ничего не оторвёте и не сломаете. Спасибо за ценное уточнение! Завтра раздобуду острую иголку и попробую еще раз.
  12. Цитата(Inanity @ Jan 8 2018, 16:25) Да, конечно, для начинающего это очень круто. Вам бы DE0-nano на Cyclone IV или DE0-nano-SoC на Cyclone V. По существу: 1. Сомневаюсь, что вы что-то спалите, если будете наобум перебирать комбинации TDI, TDO, TMS. В крайнем случае, чтобы не перегрузить буферы, можно поставить последовательно резисторы, например в 22 ома. Но можно копнуть глубже... 2. Плата при работе с PCIe должна успевать загружать свою конфигурацию за 100ms. Единственный способ успеть это сделать, это параллельная конфигурация через FPP (Fast Passive Parallel) Т.е. Stratix не сам тянет свою конфигурацию из флешки, а в данном случае MAXII читает флешки и льёт эти данные в Stratix по параллельной шине. Уверен в этом на 99%. С JTAG разработчики могли поступить по-всякому. Если они не наркоманы, то скорее всего MAXII c Stratix V сидят последовательно на JTAG цепочке. Но меня смущает большое количество пинов в FPC коннекторе. Может ли быть так, что оба JTAG независимо заведены на разъём, а внешняя плата позволяет либо объединить обе микросхемы в цепочку, либо работать с ними по отдельности? 3. JTAG от MAXII скорее всего выходит через сквозные переходные отверстия. Зная расположение выводов JTAG на MAXII, можно попробовать угадать к какому переходному отверстию подходит вывод и прозвонить его с выводами FPC коннектора. Тоже самое можно проделать для Stratix V. TCK и TMS идут параллельно на обе ПЛИСы, а TDO с TDI сложнее, либо цепочка, либо как я выше писал. Цитата(iosifk @ Jan 8 2018, 16:59) Да и эти выводы обычно где-то в углу и с краю, так что их удобно искать... Спасибо вам за мысли! Из той информации, что мне удалось найти, здесь стандартная цепочка Макс2->Стратикс, как вы и описали, а остальные пины - это serial, и reserved, но судя по такой, на мой взгляд, неадекватной реакции на мою просьбу дать хотя бы какие-то даташиты, или продать адаптер, наркоманы они и есть. Попробовал по вашим советам сейчас потыкаться по напаянным конденсаторам/резисторам/TP по периметру Макса2 сзади, но что-то нигде прямого контакта ни с одним контактом, кроме земли, не нашел. В пустые дырки там не залезешь - залиты лаком, и все такое крохотное, что если ковырять, боюсь, оторву что-нибудь. Зайду завтра в Чип-и-Дип, куплю тогда 22-омных резистора, напаяю на провода, и буду перебирать, там комбинаций-то не так много, а осцилографа ждать недели 2-3 точно.
  13. Цитата(Zig @ Jan 8 2018, 16:00) Посмотрел внимательнее на фотографии плат и задался вопросом. Зачем нужны контрольные точки TP13-TP16? Скорее всего для тестирования платы после монтажа на «ложе гвоздей» или с помощью «летающих щупов». Для тестирования монтажа платы при помощи периферийного/граничного сканирования (boundary scan) нужны все те же TDO,TDI, TCK, TMS. Скорее всего именно они и выведены на TP13-TP16. Контакты разъема 7 - TP13, 8 - TP14, 9 - TP15, 10 - TP16. Куда подключен контакт 11 - не знаю. Попробуйте поискать и для него контрольную точку. Если считать что JTAG на TP13-TP16, то попробуйте сделать так: Подключите TCK например к контакту 10 через последовательный резистор 100 Ом (на случай если мы попали на выход). Запустите тест целостности JTAG или прочитайте идентификатор микросхемы (никогда не работал с Альтерой). Проверьте осциллографом, что такты на выходе резистора во время теста есть такты. После этого резистор можно закоротить. По очереди по подключайте TMS на контакты 7, 8, 9 через последовательный резистор 100 Ом, запуская тест целостности JTAG или читая идентификатор микросхемы. Проверяйте осциллографом, что TMS на выходе резистора есть и контролируйте остальные два сигнала. Если какой-нибудь из них "задергается" - это TDO. Оставшийся - TDI. Предыдущий абзац основан на предположении, что для тестирования целостности JTAG или чтения идентификатора микросхемы TDI не нужен. Можно проверить этот метод на другой плате, с заведомо известной цоколевкой разъёма. Если вариант с TCK на контакте 10 не прокатил, переключите его на следующий и повторите все снова. Благодарю вас за алгоритм. По контрольным точкам точно такие же мысли, иначе какой в них смысл. Буду пробовать. Осцилографом не богат, попробую тоже на али заказать любительский DSO150, наверное.
  14. Попробовал сейчас запустить программер в квартусе (он все так же выдал unable to scan device chain), замерил напряжение на 7, 8, 9, 11, без изменений, 2.46, 2.46, 2.46 и 0 соответственно. Появилось только 1-2 сотых вольта на TCK (10). А на сколько большой риск что-то подпалить, если наобум потыкать TDI, TDO, TMS? Цитата(Zig @ Jan 7 2018, 23:48) TDO на разъёме может быть не HiZ только если на плате между цепочкой JTAG и разъёмом есть буфер. Если это так - можно попробовать найти этот буфер на плате и по цоколевке перепроверить предположение. А буфер, он же может идти в составе чипа? Того же Max2, например? Тогда же его и не найдешь никак.. Или это отдельная микросхема? Вот сама карта:
  15. Цитата(_pv @ Jan 7 2018, 20:14) 10й, согласно измерениям подтянут к земле где-то в другом месте, это TCK. Да, это удалось выяснить, спасибо вам огромное, без ваших подсказок я бы точно не справился. 4 из 7 посадили на место, осталось посадить 3, причем 11 (0 и при прямом измерении, и с нагрузкой) - скорее всего TDO.