[Zandy 0]

Имею STM32F429 и SDRAM MT48LC16M16A для графики. Фактически хочу повторить 32F429IDISCOVERY по этой части. Файла топологии не нашел Я так понимаю, клок меньше 100 МГц? Или нет? Какие требования к топологии? Надо ли выравнивать трассы? Если ДА, то какие цепи наиболее критичны? Выводы интерфейса разбросаны по ногам контроллера по всем 4 сторонам. Не хотелось бы "лишних" проводников. Разводку хочу двухслойную.

[vicnic 0]

ИМХО, если память не на полметра от процессора ставится, то никаких специальных требований выдерживать не требуется.

Достаточно посмотреть фото топологии.

[Zandy 0]

А как Вы думаете, плата у них двухсторонняя или четырехслойная? Просто нет возможности сейчас подержать ее в руках.

[vicnic 0]

Склоняюсь, что 2 слоя.

А вы вообще уверены в экономической целесообразности разработки с нуля? Может оказаться, что проще купить готовое (цена на дигикей на уровне 25$).

 

[Uree 1]

По поводу 2-4 слоя: работать будет в обоих вариантах на таких скоростях, а вот нормы ЭМС пройти получится только на 4-х слойном дизайне, 2-слойка очень сильно излучает.

[Zandy 0]

Склоняюсь, что 2 слоя.

А вы вообще уверены в экономической целесообразности разработки с нуля? Может оказаться, что проще купить готовое (цена на дигикей на уровне 25$).

 

Я бы купил, но мне кроме графики (кстати на дисплее большего размера) надо кучу всякого разного, да и конструктив платы должен соответствовать задуманному.

А так... Ответами удовлетворен! Спасибо.

[Jury093 2]

Имею STM32F429 и SDRAM MT48LC16M16A для графики. Фактически хочу повторить 32F429IDISCOVERY по этой части. Файла топологии не нашел Я так понимаю, клок меньше 100 МГц? Или нет? Какие требования к топологии? Надо ли выравнивать трассы? Если ДА, то какие цепи наиболее критичны? Выводы интерфейса разбросаны по ногам контроллера по всем 4 сторонам. Не хотелось бы "лишних" проводников. Разводку хочу двухслойную.

оригинал 4-х слойный, линк на дизайн:

http://www.st.com/st-web-ui/static/active/...isco_gerber.zip

визуально выравнивания не вижу..

 

зы1 гербера смотрятся любым бесплатным вьювером..

ps2 там же где гербера лежит схема..

[vicnic 0]

To Jury093: спасибо за поправку и информацию. Видимо, я просто не заметил рабочие файлы проекта.

[MiklPolikov 0]

Достаточно посмотреть фото топологии.

 

Спасибо за фото !

Сейчас развожу в точности эту же память с этим же процессором : )

 

Вопрос: на фото, последовательных резисторов на линиях нет ? А они вообще нужны ? Вроде как они нужны для подавления дребезга. Не совсем понимаю: в процессоре для ног настраивается рабочая частота, как я понимаю , как раз для подавления дребезга. Может быть и в микросхеме памяти выходные буферы изначально сделаны так как надо, уже с нужным сопротивлением ?

 

[Aner 3]

Если использовать дисплей с контроллером у которого GRAM на борту, то память с STM32F429 как в ките не нужна. Также есть дисплеи поддерживающие SPI интерфейс, можно и этим обходиться. Ну и ждем STM32F469 чип у которого, поболее ОЗУ, так часто необходимого, к тому же этот чип поддерживает дисплейный интерфейс MIPI-DSI, который более интересен чем преждние.

4 слойная плата оч желательна. Кит то не особо куда и приткнёшь, но тем не менее там 4 слойка неспроста. Выравнивание длин оч желательно, но можно и без этого, если поигаться, а не в серию.

 

Подавления дребезга это у контактов, тут резисторы нужны для уменьшения выбросов на форонтах. Это если дины проводников достаточно большие, индуктивность добавляется как и емкость.