[Chudik 0]

Ищется бесплатный или не слишком дорогой софт для дизайна. Может знает кто?

Интересуют spice совместимые симуляторы, layout, place'n'route

 

Для симуляции рассматривался Altium со встроенным симулятором, но он поддерживает не всё.

Cadence (или Synopsys, неважно) безумно дорогой - не для начинающей компании, хоть и с большими амбициями.

 

Для аналоговой части нашли

http://www.avocad.com/

http://www.polyteda.com/

 

 

Для цифровой части вроде есть Icarus Verilog (симуляция и синтез), но я как-то попробовал с ним поиграть, что-то в нём было не так, разбаловался нa ActiveHDL. :) Но одно дело, пока что-то для FPGA/CPLD посимулировать на почти лицензионном софте прежде, чем загнать в Altera/Xilinx для десятка-другого внутренних плат, а другое - покупать дорогой инструмент для стартапа.

Ну и после синтеза всё равно надо делать place'n'route и DRC.

 

С Cadence почти доторговались до достаточно разумных цен на выгодных условиях, но, тем не менее, хочется найти что-то подешевле.

 

Может есть что-то, что неизвестно нашим дизайнерам, но известное здешним форумчанам?

[syno 0]

Ищется бесплатный или не слишком дорогой софт для дизайна. Может знает кто?

Интересуют spice совместимые симуляторы, layout, place'n'route

 

А как же Tanner с его T-Spice и L-edit? P&R там хоть и не очень навороченный, но есть.. и они развиваются постоянно - по 3 версии в год ;) Насколько я знаю (инф. 3-4 летней давности) лицезии стоят дешевле на порядок дешевле чем CadenceIC.

[SM 0]

что касается SPICE, был вроде когда-то родной berkeley spice с BSD-лицензией... Совместимее со SPICE придумать что-то крайне сложно....

[psygash 0]

С Cadence почти доторговались до достаточно разумных цен на выгодных условиях, но, тем не менее, хочется найти что-то подешевле.

 

Может есть что-то, что неизвестно нашим дизайнерам, но известное здешним форумчанам?

 

Раз сторговались его и берите. Для проектирования ИС очень рисковано собирать маршрут проектирования из разношерстных бесплатных/дешевых продуктов. Ошибки в дизайне дороже выйдут. А тут единый фрэймворк и отсутствие проблем с поддержкой фабриками дизайн-китов для ваших программ.

[Yuri Potapoff 0]

У кого-то сухари черствые, а у кого-то жемчуг мелкий.

 

Что вы подразумеваете под "разумной ценой" на продукт для проектирования микросхем?

[SM 0]

Что вы подразумеваете под "разумной ценой" на продукт для проектирования микросхем?

ну (чисто IMHO, вмешаюсь) 50...150% от цены запуска на фабе. За то время, которое необходимо для разработки чипа. Если цена больше - нет смысла делать микруху, если это не что-то суперсверхнужное, а классика жанра - удешевление продукта на несколько единиц или десятков центов. Для разных технологий это совсем по-разному. Для 0.5um это вокруг $20K, а для 0.06.... там $десятокM... Так что кому что. Кому нужен асик на 0.5, имеющий шанс окупиться - одно, кому весь мир снабжать суперпроцессорами по 0.045 - другое.

 

Автору - синопсис например предоставляет через дистрибьютеров аренду нужных лицензий (и машинного времени на сервере с установленными продуктами) на месяц-два-три, может оказаться удобно и выгодно. А еще выгоднее может оказаться договор с конторами, которые предоставляют turnaround услуги, типа PGC.

[syno 0]

договор с конторами, которые предоставляют turnaround услуги, типа PGC.

SM, можно по-побробнее что это за услуги?

[Chudik 0]

Ой, сколько ответов. Спасибо всем :)

Да, извините, если некоторые вопросы будут казаться глупыми. Я больше по дизайну на уровне плат, а наши IC дизайнеры в технических форумах не сильно участвуют. Вот мне и приходится тут краснеть...

 

А как же Tanner с его T-Spice и L-edit? P&R там хоть и не очень навороченный, но есть.. и они развиваются постоянно - по 3 версии в год ;) Насколько я знаю (инф. 3-4 летней давности) лицезии стоят дешевле на порядок дешевле чем CadenceIC.

Слышал это название. P&R это там для цифры?

Уточню.

 

что касается SPICE, был вроде когда-то родной berkeley spice с BSD-лицензией...

хм, не знал об этом, посмотрю. А он есть ещё такой?

 

синопсис например предоставляет через дистрибьютеров аренду нужных лицензий (и машинного времени на сервере с установленными продуктами) на месяц-два-три, может оказаться удобно и выгодно.

Да, это известно. Но у них цены жуткие. И не торгуются.

 

с конторами, которые предоставляют turnaround услуги, типа PGC.

такой вариант тоже рассматривался. Возможно воспользуемся. Особенно, если появится больше заказов.

 

Для проектирования ИС очень рисковано собирать маршрут проектирования из разношерстных бесплатных/дешевых продуктов. Ошибки в дизайне дороже выйдут.

Ну, почему-то наших дизайнеров это не слишком пугает.

 

Что вы подразумеваете под "разумной ценой" на продукт для проектирования микросхем?

Ну, у Cadence некоторые пакеты стоят $450к. Явно неразумная цена. Доторговались с ними до некоей разумной цены за комплект пакетов, но озвучивать цифру не имею права.

[SM 0]

Ну, почему-то наших дизайнеров это не слишком пугает.

А это и правильно. В чем рисовать топологию - это не суть, лишь бы GDS-II на выходе давал, вопрос лишь скорости и удобства. В чем симулировать - суть, но выбор очень большой, это не обязательно специализированные симуляторы для IC, лишь бы геометричекие модели поддерживали, да BSIM3&4. Главное - LVS & DRC. Касаемо DRC - так тут еще и фаб проверит по любому, так что блохи и жуки его происхождения - no pasaran. LVS - узкий момент, но это то, на что стоит потратиться, ибо дает гарантию того, что Вы развели именно то, что хотели, а не Вас развели :). Но опять же - с LVS - если фаб будет объединять вашу разводку с их топологией их целлов (вот столкнулся на днях буквально с таким - не дают топологию стандартных целлов и памяти, и хоть треснись) - то они и LVS проверят.

 

SM, можно по-побробнее что это за услуги?

А поподробнее в Alt-S позвоните, и спросите там про аренду лицензий.

[zzzzzzzz 0]

Пакет Tanner Tools стоит от 20 до 50 килотугриков за рабочее место. 50 - полный, со всеми погремушками.

Если предполагается изощренное рисование - это оно, L-Edit с подключаемыми DRC от производителя. DRC, LVS больших схем - Calibre от MG вне конкуренции. Моделирование больших схем - HSpice, HSim. P&R не только для цифры, а для любой подсунутой библиотеки. Главное, чтобы соответствовала требованиям трассера. P&R больших схем - Synopsys-овский или Cadence-вский. Для небольших схем Tanner отлично справляется своими средствами DRC, LVS, SPR, Spice.

Всё мсм, на основе собственных шишек. Не стоит себя ограничивать инструментами. Надо пробовать всё, что доступно. Покупку Вами лицензий нужно рассматривать как благодарность разработчикам софта за полученный результат. Покупать безрукую рисовалку за 70 K$ - преступление перед здравым смыслом и богом электроники. :rolleyes:

[psygash 0]

Что вы подразумеваете под "разумной ценой" на продукт для проектирования микросхем?

 

"Разумная цена" не мой термин :)

Я так думаю, что с экономической точки зрения (т.е. влияния эффективности применения данного ПО на выпуск конечного продукта, в данном случае микросхемы) ПО не отличается от других производственных инструментов (например, станков каких-нибудь :rolleyes: ). Соответственно методики подсчета "разумной цены" должны быть аналогичны. Это мое ИМХО как разработчика.

Если речь об университетских или государственных проектах то там могут быть другие соображения

 

ну (чисто IMHO, вмешаюсь) 50...150% от цены запуска на фабе. За то время, которое необходимо для разработки чипа. Если цена больше - нет смысла делать микруху, если это не что-то суперсверхнужное, а классика жанра - удешевление продукта на несколько единиц или десятков центов. Для разных технологий это совсем по-разному. Для 0.5um это вокруг $20K, а для 0.06.... там $десятокM... Так что кому что. Кому нужен асик на 0.5, имеющий шанс окупиться - одно, кому весь мир снабжать суперпроцессорами по 0.045 - другое.

 

Я так думаю неверно определять нужное ПО исходя из технологических норм. Для той же 0.6мкм проект может быть как чисто аналоговая ИС и тогда хватит и Tannerа. А может быть сложная mixed-signal схема или даже с RF и тогда только layout/DRC/LVS + spice + schematic не обойдешься.

 

 

И еще важно обратить внимание на поддержку фабриками вашего ПО. Если у фаба нет соответствующих дизайн-китов то разработчики поимеют много гемора. Конечно можно работать имея только правила проектирования и модели, но это удовольствие на любителя

 

А это и правильно. В чем рисовать топологию - это не суть, лишь бы GDS-II на выходе давал, вопрос лишь скорости и удобства. В чем симулировать - суть, но выбор очень большой, это не обязательно специализированные симуляторы для IC, лишь бы геометричекие модели поддерживали, да BSIM3&4.

 

Вопрос скорости и удобства использования это далеко не последний по важности вопрос. Можно конечно тратить время на войну с программами, их "фичами" и состыковкой друг с другом, но мне например времени жалко. Это время полезнее потратить на изучение литературы или "чаю" попить

С симуляторами тоже зависит от задачи. Часто нужна поддержка verilog-A, состыковка с HDL-симуляторами или могут требоваться специальные виды анализа.

 

Главное - LVS & DRC. Касаемо DRC - так тут еще и фаб проверит по любому, так что блохи и жуки его происхождения - no pasaran. LVS - узкий момент, но это то, на что стоит потратиться, ибо дает гарантию того, что Вы развели именно то, что хотели, а не Вас развели . Но опять же - с LVS - если фаб будет объединять вашу разводку с их топологией их целлов (вот столкнулся на днях буквально с таким - не дают топологию стандартных целлов и памяти, и хоть треснись) - то они и LVS проверят.

 

Если ничего не путаю проверка DRC/LVS не бесплатная опция. Доверить ее фабрике можно ИМХО только для цифры. Если analog/mixed/rf то обязательно проверять у себя (даже с супер-пупер рисовальщиком топологий надеятся что не будет ошибок могут только полные оптимисты или пофигисты )

[SM 0]

Я так думаю неверно определять нужное ПО исходя из технологических норм. Для той же 0.6мкм проект может быть как чисто аналоговая ИС и тогда хватит и Tannerа. А может быть сложная mixed-signal схема или даже с RF и тогда только layout/DRC/LVS + spice + schematic не обойдешься.

Я исхожу не из технологических норм, а из цены на конечный продукт, и сколько процентов в этой цене можно отдать софту. А приведенные мной цифры - это не исходные данные, это примерно получающийся результат, когда цена продукта переносится на цену сее запуска и цену пластины.

 

И еще важно обратить внимание на поддержку фабриками вашего ПО. Если у фаба нет соответствующих дизайн-китов то разработчики поимеют много гемора. Конечно можно работать имея только правила проектирования и модели, но это удовольствие на любителя

Ну это "у страха глаза велики". Берется в одну руку generic кит, в другую дизайн руля, и через три-четыре дня кит под технологию готов. Уже дважды проходил. Все сводится к небольшой правке скриптов PCELL-ов.

 

Если ничего не путаю проверка DRC/LVS не бесплатная опция. Доверить ее фабрике можно ИМХО только для цифры. Если analog/mixed/rf то обязательно проверять у себя (даже с супер-пупер рисовальщиком топологий надеятся что не будет ошибок могут только полные оптимисты или пофигисты )

DRC бесплатная, фаб по любому проверит то, что ему прислали. И только потом запуск. LVS - да, не бесплатная (но я опять же привел тот случай, когда она бесплатная). Тут суть в другом - Вы сами можете проверить чем бог послал (а бог послал 1)... 2).... 3)... вариантов много :) ), а вот на вопрос "органов" - чем проверяли - отправить на фаб - проверяли они. И так оно и будет, и реально, и документально.

[zzzzzzzz 0]

"... А может быть сложная mixed-signal схема или даже с RF и тогда только layout/DRC/LVS + spice + schematic не обойдешься....

Насчет MIX - это да, практически любая ASIC - MIX, иначе теряется смысл. Но, это подвластно только профи, съевшим уже несколько собак. Да и много ли у Вас заказов на разработку сложных RF-чипов? В наших краях это скорее нонсенс, чем рутина. Обычных средств моделирования пока хватало с достаточной точностью, ГГц до 5, - точно. Да и как впихнуть в 3D-ЕМ симулятор большую топологию?

[fragment 0]

Ну это "у страха глаза велики". Берется в одну руку generic кит, в другую дизайн руля, и через три-четыре дня кит под технологию готов. Уже дважды проходил. Все сводится к небольшой правке скриптов PCELL-ов.

А можно поподробнее? У меня есть gpdk версии 1.8, но в нем все PCELL-ы зашифрованы (ile). А все с нуля как-то не хочется писать.

[SM 0]

А можно поподробнее? У меня есть gpdk версии 1.8, но в нем все PCELL-ы зашифрованы (ile).

Можно, но если пересядете на синопсис, где все не зашифровано. Там все PCELL-ы написаны на TCL.