vitus_strom 0 30 января, 2012 Опубликовано 30 января, 2012 · Жалоба Добрый день! Пытаюсь к своему проекту прикрутить ДДР3 - наивно думая что получиться раскрутить ее на полной скорости 1600 MT/s (800 МГц SODIM) стал копаться в документации на FPGA Xilinx и с удивлением обнаружил что в Virtex6 hard IP нет, а в документации софт IP показывают частоту 400 МГЦ, в то время как в Spartan3 есть такое ядро и способное работать на 800 МГц.... в 7ой серии тоже не заявляют хард контроллеов памяти... Я что то не правильно понимаю либо так и есть? Так же хотелось бы услышать мнение по поводу этого же вопроса (контроллеры памяти и их перформанс) у Altera Заранее благодарен всем высказавшимся... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
AJIEKCEu 0 31 января, 2012 Опубликовано 31 января, 2012 · Жалоба в документации софт IP показывают частоту 400 МГЦ, в то время как в Spartan3 есть такое ядро и способное работать на 800 МГц.... Это вы что-то напутали... Возможно в Spartan-3 Transfer Rate равен 800 MTs? В Virtex-6 Transfer Rate Также будет 400x2=800 MTs? Заставить работать память на честных 800DDR - видимо не получится. По крайней мере у сегодняшних Virtex'ов. Насчет Альтеры - не подскажу. В принципе, скоростные Virtex-6 (-2 и -3) могут работать до 533DDR. Но будьте особо внимательны с многоранковой памятью. Частота работы на двухранковой памяти ниже. В случае скорости "-1" - с 400DDR опускается до 303DDR. Успехов. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vpd 0 31 января, 2012 Опубликовано 31 января, 2012 · Жалоба По поводу Xilinx не скажу, а у Альтеры вот: External Memory Interface Spec Estimator и вот страница с документацией: External Memory Interfaces И, как говорят англосаксы, "Good luck!" :) Я сам делал на Альтере самописный контроллер внешней DDR2 памяти для Cyclone 3. Получил скорость в 180-200 МГц на спидгрейде C8. Тема ТУТ. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Bad0512 2 31 января, 2012 Опубликовано 31 января, 2012 · Жалоба Добрый день! Пытаюсь к своему проекту прикрутить ДДР3 - наивно думая что получиться раскрутить ее на полной скорости 1600 MT/s (800 МГц SODIM) стал копаться в документации на FPGA Xilinx и с удивлением обнаружил что в Virtex6 hard IP нет, а в документации софт IP показывают частоту 400 МГЦ, в то время как в Spartan3 есть такое ядро и способное работать на 800 МГц.... в 7ой серии тоже не заявляют хард контроллеов памяти... Я что то не правильно понимаю либо так и есть? Так же хотелось бы услышать мнение по поводу этого же вопроса (контроллеры памяти и их перформанс) у Altera Заранее благодарен всем высказавшимся... Хардконтроллеры есть только в Спартанах6. Работают на 400МГц - проверено. За счёт ДДР получается 800Мбит на каждый пин. Но у хардконтроллера может быть максимум 16 бит шина данных. Зато многопортовость и арбитраж встроены в hard IP и не едят дополнительных ресурсов, что очень приятно. Для спартана 3А, если мне не изменяет склероз, макс частота 166 МГц на самом быстром спидгрейде. Фича эта(hard IP MCB) довольно приятная, но похоже не пользуется особой популярностью, поэтому её не включили в новых виртексах и 7-м семействе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vitus_strom 0 31 января, 2012 Опубликовано 31 января, 2012 · Жалоба да конечно перепутал, прошу прощения... вот хорошая страничка по зайлинксам если кому то будет интересно http://www.xilinx.com/products/technology/...tions/index.htm Всем спасибо за ответы и участие... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
serebr 0 31 января, 2012 Опубликовано 31 января, 2012 · Жалоба Altera Stratix IV GX - DDR3-1066 (533 MHz), реально работающее железо, 2 DIMM на каждую FPGA. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
TRILLER 0 1 февраля, 2012 Опубликовано 1 февраля, 2012 · Жалоба Всё в документации верно - для V-6 со скоростью -1 максимальная частота выходных DDR регистров 400МГц(400Х2 = 800). Работает на железке, с использованием IP MIG от хилых. Для -2 и -3 можно и на 533 завести. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vorrom 0 10 февраля, 2012 Опубликовано 10 февраля, 2012 · Жалоба В случае выбора Xilinx, как платформы, то целесообразней будет воспользоваться CoreGenerator и сгенерить контроллер памяти именно в нем. Написать таоковой самому, конечно можно, но это потребует много времени, и не факт, что получиться лучше. С уважением, Роман. Всё в документации верно - для V-6 со скоростью -1 максимальная частота выходных DDR регистров 400МГц(400Х2 = 800). Работает на железке, с использованием IP MIG от хилых. Для -2 и -3 можно и на 533 завести. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться