[disel 0]

Rob, спасибо!

[Alex77 4]

Приветствую!

 

 

 

Эээ "..крекс, пекс, фекс" так вроде у классиков было :)

 

Ну а у нас любителей надо добавить строки с названиями новых фич

 

... Tcl_Debug ...

... Rodin_Synthesis ...

... Rodin_Implementation ...

... Rodin_SystemBuilder ...

... Analyzer_Beta ...

 

и на свалке вырастет дерево с золотыми ...

 

Удачи Rob.

Либо я не в теме, либо лыжи не те.

Добавил куда надо эти строчки, а vivado говорит

"INFO: [Vivado-1] No Vivado early access license found. Contact your local Xilinx

Field Application Engineer for more license information."

Классический вопрос "Что делать" ?

[LV26 0]

Либо я не в теме, либо лыжи не те.

Добавил куда надо эти строчки, а vivado говорит

"INFO: [Vivado-1] No Vivado early access license found. Contact your local Xilinx

Field Application Engineer for more license information."

Классический вопрос "Что делать" ?

 

Contact your local Xilinx Field Application Engineer for more license information :w00t:

[RobFPGA 35]

Приветствую!

 

Ой - отвлекся наблюдая за "тараканьими бегами" между янычаром_13 и янычаром_14 - забыл

что надо бы еще и строчку с ... Vivado ... добавить, да и обязательно указать на файл с лицензией в переменной XILINXD_LICENSE_FILE - не верьте что этот файл будет найден автоматически если его в .Xilinx положить.

 

Репортаж с бегов - предыдущий результат невероятной скорости показанный янычаром_14 не оправдался :-( - "тараканы" движутся почти одинаково (медленно) как говорится ноздря.. (фу ты) усик к усику :)

 

Успехов! Rob.

 

 

 

[Alex77 4]

Приветствую!

 

Ой - отвлекся наблюдая за "тараканьими бегами" между янычаром_13 и янычаром_14 - забыл

что надо бы еще и строчку с ... Vivado ... добавить, да и обязательно указать на файл с лицензией в переменной XILINXD_LICENSE_FILE - не верьте что этот файл будет найден автоматически если его в .Xilinx положить.

 

Репортаж с бегов - предыдущий результат невероятной скорости показанный янычаром_14 не оправдался :-( - "тараканы" движутся почти одинаково (медленно) как говорится ноздря.. (фу ты) усик к усику :)

 

Успехов! Rob.

Это "слово" я то же пробывал.

Проблема была в:

1) "понедельник"

2) "кривые руки"

Спасибо

[Leka 1]

"Vivado High-Level Synthesis" - что собой представляет?

[Leka 1]

"For this workload, the reference C code contained 559 functional lines of code. The restructured and optimized reference C code contained 1,604 lines of code, which then generated 38,222 lines of Verilog RTL or 35,849 lines of VHDL RTL. AutoPilot synthesized the C description and generated the RTL in less than 30 seconds."

И где можно взглянуть на этот код?

[Bad0512 2]

Вопрос к тем, кто уже поигрался с этим загадочным полусекретным зверьком Vivado :

Поддержка System Verilog в синтезаторе таки появилась или нет?

 

[faa 4]

Вау - как всегда проверил новый ISE на тестовом проекте врем MAP и PR уменьшилось в 2!!! раза по сравнению с 13 версией - не верю!

Примерно так и есть.

Зато PlanAhead все времянки до наносекунды округлил. Чудят индусы :(

 

[Dimidrol 0]

Вопрос к тем, кто уже поигрался с этим загадочным полусекретным зверьком Vivado :

Поддержка System Verilog в синтезаторе таки появилась или нет?

 

Вроде поддерживает. Правда как писать этот SV не знаю, поэтому синтезировать не могу пока.

 

 

А еще они перелопатили весь CoreGen. Теперь он встроен в Vivado, и запускается быстрее. Также поменялся графический интерфейс многих корок.

Ну и плохая новость - поддерживаются кристаллы только 7 серии.

[Dimidrol 0]

Что касается ISE, на своем рабочем проекте обнаружил увеличение скорости разводки примерно на 20%. Это конечно не может не радовать.

 

Раньше компилировалось час, сейчас 48 минут. Жалко, но битстрим генерируется также долго, около 10 минут. Кристалл virtex-6 lx240.

[Dimidrol 0]

В release notes обещали добавить к микроблейзу периферию как у микроконтроллера. Добавили. Правда гиперглючно, пользоваться не возможно. Также убрали возможность fsl линки вывести напрямую наружу системы. Вобщем в топку, пускай допиливают.

[Nick_MarkII 0]

Вроде поддерживает. Правда как писать этот SV не знаю, поэтому синтезировать не могу пока.

 

Хотелось бы поточнее насчет SystemVerilog! Скриншот убеждает, что он есть, а в "Xilinx Design Tools: Release Notes Guide" об этом не нашел ни слова!

 

Ну и плохая новость - поддерживаются кристаллы только 7 серии.

 

Не совсем понятно, SV поддерживается только для 7 серии?

[Alex77 4]

Хотелось бы поточнее насчет SystemVerilog! Скриншот убеждает, что он есть, а в "Xilinx Design Tools: Release Notes Guide" об этом не нашел ни слова!

Не совсем понятно, SV поддерживается только для 7 серии?

1)

Vivado™ Design Suite, Xilinx's new IP and system-centric design environment, has been

released for Early Access to select customers. Release notes for Vivado Design Suite 2012.1

are only available to Early Access customers. For more information on Vivado Design Suite,

see http://www.xilinx.com/products/design-tools/vivado/index.htm

2) ответ см. тамже в пункте 1)

[GaLaKtIkUs™ 0]

Дорогие друзья,

Поделитесь пожалуйста чудо-таблеткой для Vivado. Пальцы чешутся :)