[PCBtech 0]

А что мешает препрег 0.9мм набрать на средний слой, и 2 ядра по 0.13мм взять с фольгой 18/35? У меня просто опыта закладки препрегов такой толщины нет. Или толщину платы уменьшить до 1мм?

 

Может быть, и можно.

Но это будет уже 4 слоя препрега, причем очень толстого, 230 мкм. Не знаю, бывает ли такой в природе...

А рекомендуется класть 2 или 3 слоя, не более. Впрочем, это скорее вопрос к технологам на заводе.

 

См. тут подробнее о структурах МПП:

http://www.pcbtech.ru/pages/view_page/116

 

 

Ближе по цене, но ведь не дороже? И если достаточно 6-ти слоев, то зачем делать 8, которые всего лишь немного дороже?

Если почти нет разницы, тогда объясните мне, почему сотни миллионов планок памяти кля компов делаются 6-ти слойными с предлагаемой структурой(плюс-минус, но очень близко по размерам)?

 

Неужели в планках памяти структура платы такова, что ядра снаружи? Что-то не верится -

очень уж это неоптимально для такого массового производства. Надо бы разобраться поподробнее.

У Вас не случайно шлифов такой платы? Или проекта в САПР? Откуда информация про структуру?

Было бы интересно посмотреть...

 

[Uree 1]

Шлифов нет, есть только Аллегровский файл с такой ДДР3:

 

 

Где-то была еще такая же планка с ДДР2, не могу найти... Но там тоже похожий стэк слоев был.

Да и вот в доке Микрон рекомендует похожий стэк слоев: tn4614.pdf

 

Может не так уж неоптимальна такая структура?

[Vlad-od 0]

В структуре 0.13 ядра, 0.102 - препрег все стандартно.

[PCBtech 0]

Шлифов нет, есть только Аллегровский файл с такой ДДР3:

 

 

Где-то была еще такая же планка с ДДР2, не могу найти... Но там тоже похожий стэк слоев был.

Да и вот в доке Микрон рекомендует похожий стэк слоев: tn4614.pdf

 

Может не так уж неоптимальна такая структура?

 

Ну, не знаю.

В аллегровской структуре у Вас 0.56 между слоями - это можно сделать тремя препрегами по 180 мкм, на пределе, но можно.

 

А у Микрона вообще обе предлагаемые структуры совершенно бешеные.

Зачем-то препрег 50 мкм - это далеко не все заводы могут делать.

В первом варианте явно внутри ядро 30 mil, про остальные слои непонятно, где ядра, а где препреги.

Во втором варианте - я не понял то, как обозначен слой L3, и с какой стороны у него ядро, а с какой препрег.

И вообще - почему эти структуры сделаны несимметричными? В этом есть какой-то смысл?

 

В любом случае - я же не говорил, что эти структуры нереализуемы. Сделать-то можно,

просто нетехнологично и может оказаться дороже, чем просто 6-слойка.

[Uree 1]

Вот уж не знаю, с чего они так придумывают.

На самом деле мне, как конструктору не так важно, какой из диэелектриков ядро, а какой препрег. Мне важна полная структура, в которой нужное число слоев с нужными импедансами на этих слоях. А 6-ти слойный стэк, с 4-мя сигнальными и вменяемыми импедансами только такой может быть. Если использовать 2 ядра плюс препрег, то получим только 3 сигнальных слоя, или 4, но на внутренних будут намного более широкие трассы, что уже совсем неудобно.

[Vlad-od 0]

Мне кажется там опечатка. Структура должна быть симметричной. В первом случае они говорят что ширина проводников равна 4милс во всех слоях. Для 2 милсов по-моему слишком широкий проводник. А во втором случае дана толщина платы в 62милса. Если все сложить, то получится меньше. И второе примечание - препреги 4-6 милс.

[PCBtech 0]

Вот уж не знаю, с чего они так придумывают.

На самом деле мне, как конструктору не так важно, какой из диэелектриков ядро, а какой препрег. Мне важна полная структура, в которой нужное число слоев с нужными импедансами на этих слоях. А 6-ти слойный стэк, с 4-мя сигнальными и вменяемыми импедансами только такой может быть. Если использовать 2 ядра плюс препрег, то получим только 3 сигнальных слоя, или 4, но на внутренних будут намного более широкие трассы, что уже совсем неудобно.

 

Ну, это-то понятно. Конечно, чтобы набрать общую толщину платы 1.6 мм (если это так уж нужно),

придется внутренний слой диэлектрика в такой конструкции делать более толстым.

 

Кстати, вести микрополосковую линию поверх полигона VCC, а не GND - тоже не такая уж и хорошая идея...

 

[vitan 2]

Кстати, вести микрополосковую линию поверх полигона VCC, а не GND - тоже не такая уж и хорошая идея...

А можно в этом месте подробнее? Чем это хуже?

[Uree 1]

В данном случае(и не только) общая толщина важна. Это в конце концов платы для установки в разъемы. Референсная толщина 1.57мм и будьте добры:)

С линиями над плэйнами тоже вопрос спорный - не забываем, что эти плэйны отличаются только постоянным потенциалом. По переменному току они тщательно закорочены, полной поверхностью и кучей конденсторов по всей плате разбросанных. Поэтому с точки зрения сигнала большой разницы быть никак не должно, над каким из плэйнов лететь.

А если еще и внимательно посмотреть проект показанной выше планки памяти, то окажется, что там вообще строго разделено - адреса идут над плэйном питания, данные - над землей(или наоборот, не суть важно).

[vitan 2]

А если еще и внимательно посмотреть проект показанной выше планки памяти, то окажется, что там вообще строго разделено - адреса идут над плэйном питания, данные - над землей.

Вот ведь. Хочу докопаться по-полной. :)

А это еще зачем?

[PCBtech 0]

А можно в этом месте подробнее? Чем это хуже?

 

Ну, с опорным планом VCC больше может быть заморочек, чем с землей. Все-таки природа слоев GND и VCC немножко разная.

Например - часто выводы питания ИС отделяют от полигона VCC с помощью небольшого ферритового колечка.

Не помешает ли это протеканию высокочастотных обратных токов микрополоска через полигон VCC?

Еще одно отличие - обычно заливку свободных пространств во внешних слоях и

множественную перфорацию переходными отверстиями по всей плате

делают именно для GND. Поэтому он "солиднее", чем VCC.

Ну и еще есть ряд отличий. Но это может быть важно только для очень критических сигналов.

 

Так-то, конечно, ничего страшного в применении опорного VCC нет,

если сигналы не очень высокочастотные и чувствительные к помехам.

 

[vitan 2]

Отлично! Я так и думал, что будет подобный ответ.

Тогда пойдем по пунктам.

 

Например - часто выводы питания ИС отделяют от полигона VCC с помощью небольшого ферритового колечка.

Не помешает ли это протеканию высокочастотных обратных токов микрополоска через полигон VCC?

Вы можете нарисовать цепь с участием этого микрополоска и стрелочками показать: 1) куда течет ток, 2) куда он должен течь и 3) куда ему мешает течь феррит? Чтобы цепь была как полагается: с источником, приемником, проводами. И была бы замкнутой.

 

Еще одно отличие - обычно заливку свободных пространств во внешних слоях и

множественную перфорацию переходными отверстиями по всей плате

делают именно для GND. Поэтому он "солиднее", чем VCC.

Я бы сказал, что металла на GND может быть больше. А может и не больше. Ну и что это доказывает? Продолжение данной фразы должно быть тогда каким?

 

Ну и еще есть ряд отличий. Но это может быть важно только для очень критических сигналов.

Ну говорите уж, какие еще есть? А то "мужики-то не знают"... :)

 

Понимаете, подобные утверждения часто используются вашим братом (технологами) для напускания туману в головы разработчиков с целью сделать стек таким, как вам будет удобно. Это лишнее. Разработчики тоже неплохо знают, куда токи текут, и не надо никого сбивать с толку. Возможно, конкретно Вы ничего такого сейчас и не хотели сказать, но в целом ситуация такая, что в этой области очень много всякого мракобесия. Что меня и зацепило, собственно.

[PCBtech 0]

Отлично! Я так и думал, что будет подобный ответ.

Тогда пойдем по пунктам.

..............

Ну говорите уж, какие еще есть? А то "мужики-то не знают"... :)

 

Понимаете, подобные утверждения часто используются вашим братом (технологами) для напускания туману в головы разработчиков с целью сделать стек таким, как вам будет удобно. Это лишнее. Разработчики тоже неплохо знают, куда токи текут, и не надо никого сбивать с толку. Возможно, конкретно Вы ничего такого сейчас и не хотели сказать, но в целом ситуация такая, что в этой области очень много всякого мракобесия. Что меня и зацепило, собственно.

 

Вы знаете, я вовсе не считаю себя специалистом по обеспечению целостности сигналов. Я просто обратил внимание человека на то,

что планы VCC и GND, вообще говоря, имеют немного разную природу. Вы согласны с этим?

И поэтому в некоторых случаях план VCC использовать в качестве опорного для микрополосков не рекомендуют.

Надеюсь, с этим утверждением Вы тоже согласитесь.

 

Вы просили показать конкретную схему., где это может оказаться важным. Ну вот, например:

 

Нарисуйте мне, пожалуйста, на этой схеме - как потечет высокочастотный обратный ток

микрополосковой 50-омной выходной линии (C741 и так далее), если в качестве опорного слоя для нее

выбран полигон питания +5V0_VCO

(подключение к нему показано вверху, через индуктивный фильтр).

 

[vitan 2]

VCC и GND, вообще говоря, имеют немного разную природу. Вы согласны с этим?

Я этого не понимаю, а потому не могу ни согласиться, ни наоборот.

Что это за "природа" и почему она разная? Конструкция одинаковая - оба есть два куска металла. Разница только в том, какой куда подключен (и то - при питании постоянным током). :)

 

И поэтому в некоторых случаях план VCC использовать в качестве опорного для микрополосков не рекомендуют.

Надеюсь, с этим утверждением Вы тоже согласитесь.

О, да. С этим я согласен, это я слышал много раз. Только непонятно, почему?

 

Нарисуйте мне, пожалуйста,

Ну уж нет! Кто первый встал, того и тапки! :) Это я Вас попросил нарисовать.

 

если в качестве опорного слоя для нее

выбран полигон питания +5V0_VCO

А если в качестве опорного будет нечто другое, то ток, я надеюсь, не потечет по-другому? И вообще, что такое "опорный"? Ну и т.п.

 

Не думаю, что Вы сможете ответить на все эти вопросы, особенно, если Вы сами себя не считаете специалистом по целостности сигналов. Я тоже себя таковым не считаю, но я и не распространяю слухи и домыслы, в которых я не разбираюсь. И Вам не советую.

[PCBtech 0]

Я этого не понимаю, а потому не могу ни согласиться, ни наоборот.

Что это за "природа" и почему она разная? Конструкция одинаковая - оба есть два куска металла. Разница только в том, какой куда подключен (и то - при питании постоянным током). :)

...

О, да. С этим я согласен, это я слышал много раз. Только непонятно, почему?

...

Ну уж нет! Кто первый встал, того и тапки! :) Это я Вас попросил нарисовать.

...

А если в качестве опорного будет нечто другое, то ток, я надеюсь, не потечет по-другому? И вообще, что такое "опорный"? Ну и т.п.

...

Не думаю, что Вы сможете ответить на все эти вопросы, особенно, если Вы сами себя не считаете специалистом по целостности сигналов. Я тоже себя таковым не считаю, но я и не распространяю слухи и домыслы, в которых я не разбираюсь. И Вам не советую.

 

Отвечаю.

1. Природа земли и питания - разная - потому что токи текут в них по-разному, и способ их применения на плате разный.

В частности, как я уже сказал, полигон земли никогда не отделяют дросселями от потребителей, а полигон питания - часто отделяют.

 

Кроме того, полигон питания не так сильно прошит переходными отверстиями на внешние слои, как земляной, а значит - надо всегда

задумываться о том, как потекут обратные токи и где именно они выйдут на верхний слой платы.

 

2. Нарисовать путь обратного тока по полигону питания я не смогу - не представляю себе, как он там потечет для данной схемы,

скорее всего, обходными кривыми путями, потому что дроссель явно мешает протеканию ВЧ токов.

Поэтому я Вас и попросил нарисовать - может, Вы лучше понимаете, где текут токи в полигоне VCC для такой схемы.

 

А вот по земляному полигону, если он будет опорным - запросто могу нарисовать. Тут и рисовать нечего.

Ток ВЧ потечет прямо под микрополоском,

и выйдет на верхний слой в ближайшем переходном отверстии цепи GND.

 

3. Если в качестве опорного будет выбрано нечто иное, то и ток потечет по-иному.

Обратный ток ВЧ течет, концентрируясь в полигоне под микрополоском.

Такова физика процесса. Чем больше частота, тем больше концентрация тока под микрополоском.

 

Но если этот полигон так устроен,

что не позволяет току протечь под микрополоском (например, в полигоне щели) - ток ВЧ ищет обходные пути,

и за счет этого возникают искажения сигнала в микрополоске.

Также искажения сигнала возникают, если из полигона ток не может попасть в микросхему - например,

забыли просверлить переходное отверстие цепи VCC около микросхемы.

В этом случае ток ищет обходной путь через ближайшие переходные отверстия,

или через фильтрующие конденсаторы VCC-GND,

которые могут оказаться довольно далеко от этой точки.

Но если фильтрующие конденсаторы отделены от полигона дросселем,

что часто бывает - я вообще не знаю, где потечет ток, поэтому и спросил Вас.

 

Так что это не слухи и домыслы, а вполне реальные сомнения,

и я надеюсь, что сумел разъяснить Вам, на чем эти сомнения основаны.