[Uladzimir 73]

Формально это и есть одиночные.

верхняя видит вложенные как модели. То есть резистора на вложенном не увидит

Все отдельные платы-- это отдельные проекты.

в общем в факе правильно сказано. Одна плата-- один проект. И этого следует придерживаться

[Marto 0]

Подскажите, как правильно и где нужно настраивать вывод документации на печать?

в частности не могу вывести из схематика, сохраняя масштабы, документа формата А3, на два листа А4.

Получается вот такая хрень

 

[Uladzimir 73]

Лист landscope переверните в настройках принтера.

далее чать поиграйте растяжкой, чтобы точно влазило.

[Marto 0]

Эммм. Видимо я не совсем полностью задал вопрос:

При выведении на печать и у меня появляется рамка листа А4, соотвественно гостированные отступы (20,5,5,5) нарушаются. Ну и сам стандарт штампа нарушается. Где-то может в настройках есть моменты, позволяющие отключить прорисовку контура листа?

[Uladzimir 73]

Все можно но не нужно. При выводе на печать допускается отступление от норм. Принтеры не все позволяют

 

Да же выпускаемый размер листов бумаги имеет допуски. Куда вам ловить миллиметры.. Внешний контур туже должен быть опечатан. А если бумагу затянет под малым углом-- что тоже браковать?

[V_G 7]

Еще раз про дезигнаторы в иерархических проектах.

Можно ли заставить Альтиум добавлять дезигнатор блока к имени дезигнатора компонента в блоке не суффиксом, а префиксом? Т.е. не VD1_A1, a A1_VD1, или еще лучше A1-VD1.

[TOREX 0]

Еще раз про дезигнаторы в иерархических проектах.

Можно ли заставить Альтиум добавлять дезигнатор блока к имени дезигнатора компонента в блоке не суффиксом, а префиксом? Т.е. не VD1_A1, a A1_VD1, или еще лучше A1-VD1.

 

Ну, так поставьте $RoomName-$Component в опциях проекта - закладка Multi-Channel

[masterofnature 0]

Еще раз про дезигнаторы в иерархических проектах.

Можно ли заставить Альтиум добавлять дезигнатор блока к имени дезигнатора компонента в блоке не суффиксом, а префиксом? Т.е. не VD1_A1, a A1_VD1, или еще лучше A1-VD1.

Project->Project Options->Multi-Channel

[Apik 0]

Владимир

Не могли бы скинуть скриншот проекта (с иерархией), а то не понятно.

[Uladzimir 73]

В понедельник напомните. Все на работе

[Apik 0]

Есть иерархический проект.

Подчиненная схема "передает себя" в главную через Harness:

 

На главной схеме таких подчиненных будет 4 штуки:

 

Тут я сделал обыкновенным копированием, а не через REPEAT - нужно для лучшей читаемости схемы. Но так все занимает слишком много места. Возможно ли как-то уменьшить габариты. Сделать так, чтобы например Harnes Entry LC1...6 выглядели не как 6 отдельных, а одним проводом, а на главной схема уже разделялись? Т.к. в одной подчиненной схеме проводов 18, то на на главной будет всего 3 - уже намного меньше...

[TOREX 0]

Есть иерархический проект.

Подчиненная схема "передает себя" в главную через Harness:

 

На главной схеме таких подчиненных будет 4 штуки:

 

Тут я сделал обыкновенным копированием, а не через REPEAT - нужно для лучшей читаемости схемы. Но так все занимает слишком много места. Возможно ли как-то уменьшить габариты. Сделать так, чтобы например Harnes Entry LC1...6 выглядели не как 6 отдельных, а одним проводом, а на главной схема уже разделялись? Т.к. в одной подчиненной схеме проводов 18, то на на главной будет всего 3 - уже намного меньше...

 

 

Почитайте эту ветку: http://electronix.ru/forum/index.php?showtopic=35700

может поможет.

Виноват, это не для вас.

Изменено 18 марта, 2012 пользователем TOREX

[Uladzimir 73]

Вообще у Вас это простой BUS. и не надо сюда Harnes притягивать

[Hutch84 0]

Здравствуйте! Проблемма такая, создаю класс, например, класс цепей и если потом меняешь NetLabel или изменяешь схему, то класс удаляется. Как это поправить?

 

[Uladzimir 73]

если в классе остается хоть одна цепь-- он не удаляется.

Можно вообще запретить удаление классов в ECO настройках. Тогда раз созданный класс в PCB будет всегда. Только в ручную его можно удалить