[SergeyVas 0]

Нужно присоединить плис к мк, питание плис и мк 3,3 (IO)в. В плисе входа разделены на группы банки.

Как лучше: что бы сигналы все из одной группы банка были присоединены к порту мк?, максимальный частота сигнала 1мгц.

[khlenar 5]

В вашем случае как нравится так и подключайте, а что за плис?

[SergeyVas 0]

В вашем случае как нравится так и подключайте, а что за плис?

ep1c3 А в каком случае на это стоит обращать внимание?

[khlenar 5]

А зачем, что бы только из одного банка?

[Ruslan1 17]

Нужно присоединить плис к мк, питание плис и мк 3,3 (IO)в. В плисе входа разделены на группы банки.

Как лучше: что бы сигналы все из одной группы банка были присоединены к порту мк?, максимальный частота сигнала 1мгц.

одинакового напряжения питания недостаточно, еще проверьте согласование по логическим уровням, чтобы минимальный лог "1" на выходе был больше, чем ожидаемый минимальный лог. "1" на входе, и максимальный лог."0" на выходе чтобы был меньше чем ожидаемый максимальный лог"0" на входе. Ну и конечно про то что выходной ток должен быть больше входного, тоже не забудьте.

Очень неплохо поставить последовательные резисторы на каждой шине. Это обеспечит ограничение тока в случае конфликтов (до инициализации или в случае сбоя).

 

Лично мне очень нравиться подключать ПЛИС к микроконтроллеру, используя для интерфейса внутриплисовое двухпортовое ОЗУ. То есть для МК это просто адреса памяти с произвольным доступом. Дубово и бесконфликтно. А когда МК имеет поддержку аппаратной шины внешней памяти- то вообще песня, данные, расположенные в плис, могут быть видны просто как определенные адреса в общем адресном пространстве.

 

Ну и конечно не забудьте подключить к МК те сигналы циклона, по которым в него заливается прошивка, байтбластер сэмулировать программно- раз плюнуть.

[SergeyVas 0]

одинакового напряжения питания недостаточно, еще проверьте согласование по логическим уровням, чтобы минимальный лог "1" на выходе был больше,

В документации, если правильно понимаю? все банки поддерживают LVTTL 3.3v

[Ruslan1 17]

В документации, если правильно понимаю? все банки поддерживают LVTTL 3.3v

Вы смотрите не на названия интерфейсов, а на логические уровни в вольтах, которые даются в таблицах, например тут

 

как правило, все работает, если одиноназванные интерфейсы соединить . Но случаи разные бывают, лучше сразу взять за правило сравнивать цифры в даташитах, а не названия.

А еще меня старшие товарищи приучили сверять то, что в даташите на пин написано, с тем, что я могу в максплюсе (теперь в квартусе) сконфигурировать. Если и там и там одно и то же - то оно попадает на схему(плату). Если разное- то нужны разборки, на авось глупо полагаться (причем максплюсу веры было больше).

 

[Alex11 6]

Не парьтесь, у первого циклона все было хорошо с уровнями 3.3В, если все банки запитаны одинаково от 3.3. Опять-таки в среднем у микроконтроллеров при старте все ноги на входе, в худшем случае на слабой подтяжке, так что пока не проинитили мешать циклону не будут.

[SergeyVas 0]

На цыклон будет заводится сигнал клока с генератора, думаю его завести на CLK0 после тактовый сигнал нужно дальше в схему вывести может придется его немного поделить, на какую ногу его лучше выводить из плис на любой порт или на DPCLCK?

[SergeyVas 0]

Похоже так не получится clk0 LVDS 2,5v Inpu, а выход генератора 3,3в

Так для информации LVDS дифференциальный сигнал, например clk0 а где его пара, или относительно gnd?