[sonycman 1]

Там сишный массив wav файла 16\48кгц. Играет, но звук не очень, то ли криво плеер программный сделан, то ли аудио цап такой плохой.

Ну если используется встроенный 12 битный ЦАП - что от него можно ещё ожидать? :)

[General Dead 0]

Ну если используется встроенный 12 битный ЦАП - что от него можно ещё ожидать? :)

Нет, там на плате аудио I2S ЦАП стоит от crystall - CS43L22, он 24\96кгц может.

http://elinux.org/images/b/bf/CS43L22.pdf

 

[Allregia 9]

Нет, там на плате аудио I2S ЦАП стоит от crystall - CS43L22, он 24\96кгц может.

http://elinux.org/images/b/bf/CS43L22.pdf

 

Толку-то с того, циферки мжоно любые нарисовать, а по жизни он конечно лушчше 12-битного ЦАПа, но не намного.

К тому-же при тактировании через PLL с громадным джиттером.

 

To All:

 

разбираюсь в свободное время с дискавери, пока в основном теоретически, до практики еще не дошло (хоя плата уже есть).

Как я понял, ст-линк там может программировать проц на плате, или, при перестановке двух джамперов, через SWD коннектор программировать другие платы.

Я было поначалу подумал, что джамперами можно ст-линк нулифицировать и через SWD подключить внешний отладчик, но оказалось нет. Кто-то разбирался как это максимально просто сделать, или без резанья дорожек никак?

 

И еще - как-то так получилось, что я все время работал с JTAG а не с SWD, хотя у меня j-link, умеющий и то и другое.

Скажите - что потеряется, если не подключать сигнал SWO а только SWDIO и SWCLK ?

Т.е. вывести на разьем только VCC, SWDIO, SWCLK, GND ?

[sonycman 1]

Толку-то с того, циферки мжоно любые нарисовать, а по жизни он конечно лушчше 12-битного ЦАПа, но не намного.

К тому-же при тактировании через PLL с громадным джиттером.

Хм, если стоит внешний ЦАП, то качество должно быть хорошим при нормально организованном интерфейсе.

А что за джиттер может быть на PLL?

 

Скажите - что потеряется, если не подключать сигнал SWO а только SWDIO и SWCLK ?

Т.е. вывести на разьем только VCC, SWDIO, SWCLK, GND ?

Люди вообще выводят только три пина - SWDIO, SWCLK, и GND.

Думаю, от отсутствия SWO много не потеряете, он вроде участвует в выводе отладочной информации.

[Allregia 9]

Хм, если стоит внешний ЦАП, то качество должно быть хорошим при нормально организованном интерфейсе.

А что за джиттер может быть на PLL?

 

Большой :(

Согласно Андронникову (Lynx) для 24бит джиттер должен быть не более 0.5пс.

Для высококачественного аудио используются специальные генераторы, причем отдельные для сетки 44.1кгц (44.1, 88.2, 176.4) и для сетки 48кгц (48, 96, 192) и ценой каждуй - как две дискавери.

Хотя конечно, для такого ЦАПа как в том кодеке - это излишне.

 

Люди вообще выводят только три пина - SWDIO, SWCLK, и GND.

 

А ресет не нужен?

Могу ошибаться, но кажется J-Link хочет и Vcc для питания выходных буфером. или это толко в JTAG-Mode?

Думаю, от отсутствия SWO много не потеряете, он вроде участвует в выводе отладочной информации.

 

Вопрос - какой? Если без него - можно ли ставить брейкпойнты, отлаживать по шагам и просматривать переменные/память (как в стопе так и на ходу) ?

[sonycman 1]

Хотя конечно, для такого ЦАПа как в том кодеке - это излишне.

Вот вот, на слух всё равно не услышишь разницу между этими PLL.

А вот между 12 и 16 битами - разница колоссальная :)

 

А ресет не нужен?

Могу ошибаться, но кажется J-Link хочет и Vcc для питания выходных буфером. или это толко в JTAG-Mode?

 

Вопрос - какой? Если без него - можно ли ставить брейкпойнты, отлаживать по шагам и просматривать переменные/память (как в стопе так и на ходу) ?

Про это говорили где то в ветке для начинающих, сейчас уже не помню точно в какой теме.

Все базовые фичи, которые вы перечислили, будут работать без проблем :)

[Allregia 9]

Про это говорили где то в ветке для начинающих, сейчас уже не помню точно в какой теме.

 

Я тоже не могу найти.

 

Все базовые фичи, которые вы перечислили, будут работать без проблем :)

 

Я запустил пример АЦП из дискавери, может еще не со всем разобрался, но вроде как просмотр переменных без остановки не работает.

[sonycman 1]

Я запустил пример АЦП из дискавери, может еще не со всем разобрался, но вроде как просмотр переменных без остановки не работает.

Вернее всего, это из-за SWD в целом, а не из-за отсутствия проводка SWO.

 

Попробуйте подсоединить SWO? Перейти на полноценный JTAG?

[x83 0]

Я было поначалу подумал, что джамперами можно ст-линк нулифицировать и через SWD подключить внешний отладчик, но оказалось нет. Кто-то разбирался как это максимально просто сделать, или без резанья дорожек никак?

 

И еще - как-то так получилось, что я все время работал с JTAG а не с SWD, хотя у меня j-link, умеющий и то и другое.

Скажите - что потеряется, если не подключать сигнал SWO а только SWDIO и SWCLK ?

Т.е. вывести на разьем только VCC, SWDIO, SWCLK, GND ?

 

Под Linux не удалось подружиться с ST-Link`ом, поэтому сразу стал подключать J-Link.

 

Сначала попробовал через SWD, но получить коннект не удалось (даже SWO подключал), при этом чип ST-Link`a предварительно отпаял. Затем вывел полноценный JTAG и все пошло как по маслу :).

 

Vref - можно внутри J-Link`a завернуть, чтоб не тянуть с платы.

 

P/S/ Странно что SWD через J-Link не завелся, но под НГ не было желания разбираться ... к тому-же JTAG завелся.

Изменено 9 января, 2012 пользователем x83

[Allregia 9]

Вернее всего, это из-за SWD в целом, а не из-за отсутствия проводка SWO.

 

Попробуйте подсоединить SWO? Перейти на полноценный JTAG?

 

По схеме описанию, с набортным ST-Link SWO подсоединено. Завтра во 1-х проверю стот-л перемычка SB12, а во 2-х - если стот, попробую наоборот убрать и посмотреть "что отвалится".

 

С JTAG я на F4 не пробовал, но на F1 и кортексахМ3 других фирм переменные "на ходу" видны.

[skripach 6]

переменные "на ходу"

Я и не знал про такую штуку, в F2 под JTAGом работает.

[Allregia 9]

Я и не знал про такую штуку,

 

Это же Cortex, а не ARM какой-то там древний :)

[borman11 0]

Может не в тему, но для каких реальных задач (кроме обработки звука) можно его применить?

Просто интересно, т.к. с ЦОС знаком только теоретически из институтской программы. И то, на основе обработки всяких радиосигналов на РЛС, дальномеров и т.д.

[Allregia 9]

Интересная хрень получается.

Во 1-х, перемычка SB12 стояла, т.е. SWO был подключен. Убрал - ничего не изменилось.

 

Далее: отключил встроенный ST-Link (самым простым способом- поатавил перемычку SB10 есу на ресет), подключил J-Link через CN2 - только SWDIO, SWCLK, GND и VCC.

(для последнего - пришлось соединить 1-ю ногу CN1 c крайнего пина SB2, без этого J-Link проц видел, но работать не хотел, по Ctrl-F5 в Кейле).

 

Ресет и SWO не подключал.

 

Со встроенным ST-Link по SWD: переменные в окне Watch видны только при остановке программы.

Во время работы - они не меняются.

при наведении курсора на переменную в тексте - не видны.

 

С J-Link по SWD: переменные в окне Watch видны и меняются при работе программы! Тажке при наведении на них курсора.

Но(!) - при остановке программы, в окне Watch оно пишет <cannot evaluate>.

Переменные глобальные, локальнй при остановке видит!

Подключил ресет - ничего не изменилось.

 

Честно говоря, даже не знаю что лучше - видеть пересенные динамически во время работы, или видеть при остановке.

Наверное все же второе (тогда вопрос - как этого добится в J-Link?)

 

Я бы конечно предпочел и то и другое :), как оно с JTAG.

 

Есть у народа какие-то мысли по этому поводу?

[topkin 0]

Я так думаю, что тут дело в IDE. Вы какую среду разработки используете?

Возможно это маркетинговый ход, чтобы вы купили более дорогие отладчики, типа J-Link или u-Link. Я даже по-моему это видел табличку в мануале к кейлу, что поддержка просмотра переменных в реал тайме для ST-Link не доступна и много еще чего, а для u-Link пожалуйста. К сожалению кейла сейчас под рукой нет, чтобы это проверить, покопайте в эту сторону...