[Гость aleksejj]

Последовательный порт синхронного типа должен обеспечить выдачу сигнала с компаратора наружу, по фронту тактового сигнала.

 

Блок порта содержит генератор скорости передачи, формирующий тактовый сигнал на выходе TCK, и блок передачи, представляющий собой регистр, в который заносятся значения с компаратора и передаются на вывод TXD по фронту тактового сигнала.

 

Требования к генератору скорости передачи:

- должна быть реализована возможность управления скоростью передачи;

- данные о скорости передачи принимаются с внешней 8-разрядной шины WR_DATA по внешнему сигналу WR и записываются во внутренний регистр генератора;

- по внешнему сигналу сброса регистр состояния скорости должен сбрасываться в значение 00h;

- должна быть реализована возможность считывания текущего значения скорости передачи из регистра состояния скорости на внешнюю шину RD_DATA по сигналу RD.

- работа генератора должна разрешаться/запрещаться по внешнему сигналу ENABLE.

 

помогите советом пожалуйста.

[yume 0]

Не знаешь с чего начать? Вдруг поможет.

 

1) Определи для себя зачем это тебе: для работы (тогда видимо есть плата с ПЛИС и всякие доп. устройства) или просто ни к чему не привязанная прошивка (тогда требований в дальнейшем меньше к исполнению).

2) Продумай структуру. Нарисуй себе схему - модули (пока в виде черных ящиков) и соединений между ними.

3) Выбери себе САПР, если никто это уже не сделал за тебя.

4) Подготовь математическую модель расчета устройства (по ней и программа пишется и способ написания подбирается).

 

После этого уже будет понятней, что делать дальше.

 

Вот ссылка на UART - он асинхронный, но на передачу с выводом тактового сигнала наружу вроде бы без разницы. UART

Изменено 8 ноября, 2011 пользователем yume

[eugen_pcad_ru 0]

Ничего не понял, но было интересно:) уж больно общая постановка задачи.

Может помогут готовые ядра на UARТ? Как вариант можно посмотеть http://www.fpga4fun.com/SerialInterface.html

 

[Гость aleksejj]

да задача такая, хорошо что мысли сходятся я думаю в верном направление. Я про то что UART схему уже пытаюсь использовать.

отличный форум спасибо всем.

[Гость aleksejj]

http://www.asic-world.com/examples/verilog/uart.html

 

не могу написать тест бенч для этого порта

 

 

[Poluektovich 0]

Можно тестировать связку из 2-х таких устройств, либо иметь модель подключаемого устройства.

Просоединяю пример.

uart16550_latest.tar.gz

[Гость aleksejj]

Можно тестировать связку из 2-х таких устройств, либо иметь модель подключаемого устройства.

Просоединяю пример.

 

пример слишком сложен.

 

т.е. хотите сказать что одним тестбенчем здесь не обойтись?

[Poluektovich 0]

Чтобы упростить проверку можно замкнуть вход на выход (rx на tx) и тестировать, тогда не нужно будет сторонних устройств.