[solidreg 0]

Может быть ктото имел такую проблему?:

Есть большой проэкт с Cyclon'ом. Есть несколько компонентов работающих от того же такта. Всё почти равотает. Для финального результата мне надо чтоб один компонент сработал от негативново фронта. Но тогда даже независимые сомпоненты перестаёт работать. Даже сам такт изчезает! (в временных диаграмах и в реальмости). Что зесь может произходить? Такт только 6MHz.

if Reset='1' then

WasI := '0'; WasQ := '0';

elsif ClkIn'event and ClkIn='0' then -- зесь перестаёт работать с '0'.

WasQ := (not(A xor B )); WasI := A and B;

end if;

 

Инверсия ClkIn'a и позитивный фронт не помогло :(

[maksya 0]

Насколько мне известно Альтера вообще недолюбливает проеткы с использованием двух фронтов. Исключение составляет разве что только DDR. Тут уж никуда не денешься.

 

Использование спада сигнала принципиально? Если можно, то приведите бОльший кусок кода (ну хотя бы компонент). Да, и что означает - " Даже сам такт изчезает!"?

[solidreg 0]

Да, и сам такт изчезает. См. картинку. От положительного такта "My_Component" выдаёт сигналы, "ClkOut" выдаёт такт. Но от негативново фронта даже "ClkOut" изчезает, и почти вся предыдущая схема не работает (кроме PLL'a). (Там у меня есть больше елементов подключённйх от этого такта). Да, какой то абсурд, но так есть...

[sazh 3]

Присоединенного файла недостаточно для анализа. Логическая ошибка видимо на более высоком уровне иеррархии. Например при добавлении Вашего куска схемы синтезатор считает всю схему лишенной смысла и игнорирует ее при синтезе.

[nikavano 0]

Если доступен SignalTap - промоделируйте в железе.

[Aleks17 0]

Так вы с PLL возьмите тактовый и противофазный сигналы, а не на логике его инвертируйте.

Изменено 22 февраля, 2006 пользователем Aleks17

[MadMakc 0]

Есть ещё один вариант- напишите зачем(почему) вам нужно,чтобы какой-то кусок логики работал по заднему фронту.Наверняка вам предложат вариант схемы, работающий по одному фронту.Без всяких задних.