S17 1 23 сентября, 2011 Опубликовано 23 сентября, 2011 · Жалоба диаметр отв. в microVIA - диаметр microVIA на TOP и INT1 - 0.1mm диаметр buriedVIA - 0.15mm buriedVIA с INT1 на INT6 или ещё какие типы использовались? - нет толщина препрега TOP-INT1 - PP 1037 1.4333mil Сквозные VIA (с TOP на BOTT) использовались - да - 0.2mm сверловка 1-2 microVia.drl microVia between 1and2layer 7-8 microVia.drl microVia between 8and7layer 2-7.drl buriedVia between 2 and 7 layer 1-8.drl Спасибо "диаметр отв. в microVIA - 0.1mm", а диметр площадки microVIA какой? Или microVIA делали в площадках uBGA? "диаметр buriedVIA - 0.15mm" - при толщине Вашей платы 1мм это, наверное, сверло, а финишное отв. д.б. 0.1мм? А площадки какие у buriedVIA? Препрег 1037, толщина 36мкм - не встречал раньше... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ren5 0 23 сентября, 2011 Опубликовано 23 сентября, 2011 · Жалоба Спасибо "диаметр отв. в microVIA - 0.1mm", а диметр площадки microVIA какой? Или microVIA делали в площадках uBGA? "диаметр buriedVIA - 0.15mm" - при толщине Вашей платы 1мм это, наверное, сверло, а финишное отв. д.б. 0.1мм? А площадки какие у buriedVIA? Препрег 1037, толщина 36мкм - не встречал раньше... микровиа прямо в площадках BGA, на следующем слое разводка с помощью смещенных переходов площадки какие у buriedVIA - 0.36мм, сверло 0.15 Препрег 1037, толщина 36мкм - не встречал раньше... - китайцы сами такой стэкап расчитали прототипы получили очень высокого качества, на плате память DDR, спаяли 10 плат, запустилось все сразу Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 23 сентября, 2011 Опубликовано 23 сентября, 2011 · Жалоба Надеюсь такая сложность стэка платы не из-за ДДР-памяти? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ren5 0 23 сентября, 2011 Опубликовано 23 сентября, 2011 · Жалоба Надеюсь такая сложность стэка платы не из-за ДДР-памяти? процессор с шагом 0.5, практически все выводы задействованны, габариты изделия очень маленькие, без микровиа никак Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Serhiy_UA 1 27 сентября, 2011 Опубликовано 27 сентября, 2011 · Жалоба Интересная попалась статья "Особенности разработки печатных плат с применением микросхем в корпусах BGA" в http://ictech.com.ua/publications/technica...ki-pcb-bga.html Может еще что-то похожее есть? Поделитесь... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bigor 0 27 сентября, 2011 Опубликовано 27 сентября, 2011 · Жалоба Плевать на гарантийный поясок. Зря Вы так. Даже если площадки нет никто гарантийного пояска не отменял... Вы же сами пишите: Из-за того , чтобы погрешности при совмещении слоёв не повлияли на электрический контакт проводника с КП. Поскольку из-за смещения внутреннего слоя относительно внешнего может получиться , что сверло просверлит как раз в том месте , в котором проводник подходит к КП. И соответственно перережет проводник. Т.е. понятие о проблемах совмещения и точности обеспечения размеров имеете. Посмотрите стандарт IPC_2222, в частности разделы 9 и 10. Там как раз все цифры по допускам озвучены.... Если использовать минимальные допуски, которые применяются для плат высокой сложности (HDI-конструкции), то минимальное значение зазора между краем сверла и краем заливки меди в плэйновых слоях или между краем сверла без площадки и краем проводника в сигнальных слоя будет составлять 0,15мм (это только два допуска: на позиционирование сверловки и на точность совмещения, а есть еще). Это при условии обеспечения повторяемости конструкции плат. Теперь считаем: 0,20мм отверстие + 0,15мм зазор с каждой стороны - получаем 0,50мм. И шаг у нас 0,50мм. Т.е. места для проводников уже нет, и в плейновых слоях у нас получатся соединения нулевой ширины. То, что предлагаете Вы - еще большее ужесточение конструкции по допустимым зазорам. Т.е. технологи загоняются в очень жесткие рамки, когда повторяемости конструкции нет - это значит, что для обеспечения выхода, к примеру, 100 годных плат будет закладываться не менее чем 2-х кратный запас на брак. Естественно, этот технологический запас войдет в стоимость изготовления. Т.е. платы будут на 100% дороже, по сравнению с платами, где технологические нормы и допуски выдержаны. А применение лазерных микровиа - 25%...75% в зависимости от конструкции стека и параметров сверловок. День добрый. После обсуждения и обменом мнений у меня возник такой вопрос к разработчикам. Вы используете схемы лазерных переходных на 1ый, иногда на 2ой, слои. При этом они расположены с обоих сторон платы. Сторона, где расположена микросхема, - вопросов нет. А вот нужно ли использовать лазерные с другой стороны? На сколько это необходимо? Теоретически без них должно быть дешевле, это пока предположение, которое хочу в ближайшее время проверить. 1) На сколько это необходимо? Можно и без микровиа на ВОТТОМе, но насколько удобней когда они есть :08: Кроме того, если используется чип, к примеру с шагом 0,50мм, который без микровиа развести никак, то под ним не будет сквозных переходных. А это значит, что обвязку по питанию непосредственно под чипом без микровиа на ВОТТОМе сделать будет нельзя. Вот такая вот необходимость. :laughing: 2) Теоретически без них должно быть дешевле Не дешевле. А можно по-подробнее о параметрах? L1 foil 0.333oz +Plating =32..37µm - сигнальный, установка компонентов + короткие цепи + некоторые цепи питания + фанауты. PP 1086 2.5415mil [65mm] L2 foil 0.5oz +Plating =36..43µm - сигнальный с контролем импеданса PP 1080 2.8421mil [72mm] L3 35µm - плэйн земли CORE 0.076 3mil [76.2mm] L4 35µm - плэйн питания PP 1080+1080 5.3209mil [135mm] L5 17µm - сигнальный с контролем импеданса CORE 0.13 5.1mil [130mm] L6 17µm - плэйн земли И так далее. Стек симметричный. Итого 1,52мм толщины. Всего 14 слоев. Слепые переходные с L1 на L2 и с L14 на L13 диаметром 0,09мм с заполнением медью. Площадка слепых переходных - 0,30мм на всех слоях. Микровиа в площадках. Скрытые переходные с L2 на L13 диаметром 0,20мм с толщиной металлизации 18мкм минимум. Площадка скрытых - 0,45мм. Антипад в плэйнах - 0,95мм1). Подключение к плэйнам директом - термалов нет. Сквозных переходных нет. сквозные 0.15 мм отверстие, 0.4 мм площадка Не самый лучший вариант. Отверстия с очень маленьким диаметром имеют определенные проблемы с металлизацией. В них сильно проявляется капиллярный эффект. Как следствие не высокая толщина меди на стеках переходных, не высокое качество осажденной меди вообще, даже при заполнении. В итоге имеем "слабые" переходные отверстия, склонные к обрывам и расслоениям при монтаже. Все еще больше усугубляется при толщине платы более 1,00мм. Все так спокойно утыкивают полный периметр корпуса большими переходными... Как будто внутри нет питаний/земли:) Их вы тоже доставляете проводниками 0.076мм? Тогда успехов с запуском этого чипа... Никаких больших переходных на сигналах, только микроВИА на 2 или 3й(если не влезло на втором) слой. ЗЫ Внешние два ряда - уходят на топе, след. два - на втором слое, остальные на второй и дальше внутрь через сгруппированые в ряды погребенные ВИА. Тогда все получается - и сигналы вывести и питания к ядру нормально подвести. Абсолютно согласен. Во всем. Даже добавить нечего. Uree - :a14: В Англии делают stacked vias, причем можно буквально все слои связать. Цену озвучивать не буду. :laughing: Стековые конструкции межслойных переходных с технологией послойного наращивания стека платы делают не только в Англии. Цены вполне адекватные для таких конструкций. Препрег 1037, толщина 36мкм - не встречал раньше... Специальные материалы со определенными свойствами, оптимизированы под лазерную сверловку. Встречаются только в платах с лазерными микровиа. Может быть именно по этой причине Вы ранее с ними не сталкивались... P.S. 1) в этом конкретном месте описка - должно быть 0,70мм. Не заметил вовремя, извините. Текст с неточностью уже пошел цитироваться, поэтому не правлю в тексте а делаю уточнение. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S17 1 27 сентября, 2011 Опубликовано 27 сентября, 2011 (изменено) · Жалоба микровиа прямо в площадках BGA, на следующем слое разводка с помощью смещенных переходов площадки какие у buriedVIA - 0.36мм, сверло 0.15 Препрег 1037, толщина 36мкм - не встречал раньше... - китайцы сами такой стэкап расчитали прототипы получили очень высокого качества, на плате память DDR, спаяли 10 плат, запустилось все сразу ren5, спасибо Ещё есть вопросы: 1. Площадки uVIA на внутренних слоях INT1,6, наверное, такие же, как и на внешних – 250um? 2. buriedVIA и uVIA на слое INT1,6, видимо, получились с частичным перекрытием: чтобы уложиться в зазор 75um, buriedVIA д.б. смещены на 150um по осям X и Y (расстояние между центрами 212um)? 3. Какой диаметр площадок buriedVIA в «глубоких» внутренних слоях INT2…5 и отступ от сверла, если неподключённые пятаки удаляли? Т.е. как трассы и питание протащили в этих слоях между buriedVIA? 4. Площадка 360 у buriedVIA для сверла 150 (толщина платы 1мм) не великовата? Или точность сверловки уже не позволяет его уменьшить? Как Вам удалось договориться с FastPrint, что они сами стэкап расчитали? L1 foil 0.333oz +Plating =32..37µm - сигнальный, установка компонентов + короткие цепи + некоторые цепи питания + фанауты. PP 1086 2.5415mil [65mm] L2 foil 0.5oz +Plating =36..43µm - сигнальный с контролем импеданса PP 1080 2.8421mil [72mm] L3 35µm - плэйн земли CORE 0.076 3mil [76.2mm] L4 35µm - плэйн питания PP 1080+1080 5.3209mil [135mm] L5 17µm - сигнальный с контролем импеданса CORE 0.13 5.1mil [130mm] L6 17µm - плэйн земли И так далее. Стек симметричный. Итого 1,52мм толщины. Всего 14 слоев. Слепые переходные с L1 на L2 и с L14 на L13 диаметром 0,09мм с заполнением медью. Площадка слепых переходных - 0,30мм на всех слоях. Микровиа в площадках. Скрытые переходные с L2 на L13 диаметром 0,20мм с толщиной металлизации 18мкм минимум. Площадка скрытых - 0,45мм. Антипад в плэйнах - 0,95мм. Подключение к плэйнам директом - термалов нет. Сквозных переходных нет. bigor, благодарю Тоже вопросы есть :rolleyes: : Площадки под uBGA-0.5mm получаются 250um, т.е. и площадки uVIA, если их совмещать с площадками под шарики, д.б. такими же, а не 300um - так? Диаметр 0.20мм для скрытых VIA - это сверло или финишное отверстие? Антипады 0.95 - если они идут с шагом 0.5мм, то это получается сплошной разрез в металлизации. Сама площадка 0.45мм с зазором 0.1 создаст меньший вырез - лучше уж тогда не удалять неподключённые пятаки. И как при "одноэтажных" uVIA протащить питание и трассы во внутренних слоях сквозь частокол таких погребённых VIA? В моих вопросах прошу не искать критики - мне нужно посоветоваться. Изменено 27 сентября, 2011 пользователем S17 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bigor 0 27 сентября, 2011 Опубликовано 27 сентября, 2011 · Жалоба Как Вам удалось договориться с FastPrint, что они сами стэкап расчитали? Никто не договаривался. Они пересчитывают стек от конструктора и правят при необходимости (из опыта: правят в 90% случаев). Поправленный стек с параметрами высылают на согласование. bigor, благодарю Да не за что. :rolleyes: Тоже вопросы есть :rolleyes: : Хоть мильйон... Площадки под uBGA-0.5mm получаются 250um, Не обьязательно. Все зависит от конкретного корпуса. Шаг шариков не единственный параметр, который определяет размеры падов. т.е. и площадки uVIA, если их совмещать с площадками под шарики, д.б. такими же, а не 300um - так? Если Вам необходимо "впихнуть" микровиа в площадку - берете диаметр площадки переходного равным или меньшим чем диаметр пада. Далее под пад подбираете нужных размеров отверстие. Согласовываете параметры полученного микровиа с произодством - потянут или нет. Если нет - либо ищете более "продвинутое" производство ПП, либо увеличиваете размер пада под шарик и согласовываете с технологами - смонтируют или нет. Если нет - либо ищете более "продвинутое" монтажное производство, либо возвращаетесь в начало.... Кроме того, не забывайте, что размер площадки виаса, который стоит в паде, может быть и больше чем размер пада. Например в конструкции "Solder Mask Defined Land" Подробнее можно здесь посмотреть... В общем, надо подбирать и согласовывать - на ура получится только со второго раза, после того как набьете синяки в первый раз... Диаметр 0.20мм для скрытых VIA - это сверло или финишное отверстие? Для нас это было не принципиально. Мы дали возможность заводу самостоятельно выбрать наиболее технологичное для них сверло в пределах 0,15...0,25. Главным фактором была толщина и качество меди, т.е. надежная металлизация, а значит высокая устойчивость к термоударам. Антипады 0.95 - если они идут с шагом 0.5мм, то это получается сплошной разрез в металлизации. Они не идут с шагом в 0,50мм. Они вообще ни с каким шагом не идут. Скрытые переходные сгруппированы рядами, которые расположены перпендикулярно потоку отводимого тепла и подводимому току.... Основная идея была - обеспечить максимально широкие полосы на плэйнах земли и питания. P.S. Описка получилась. В обсуждаемом проекте антипад был 0,70мм (plane swel = 0.25mm -> 0.20+0.25*2=0.70) Неверно посчитал. Извините если кого ввел в заблуждение. Сама площадка 0.45мм с зазором 0.1 создаст меньший вырез Зазор у нас был 0,09мм. Это в узких местах только... Проводники минимальные - тоже 0,09мм. Тоже в узких местах.... И как при "одноэтажных" uVIA протащить питание и трассы во внутренних слоях сквозь частокол таких погребённых VIA? Не было чатокола. Причина описана выше. В моих вопросах прошу не искать критики - мне нужно посоветоваться. Критика по другому выглядит За советом - это в любое время. Только не следуйте слепо советам. Думайте сами, анализируйте, делайте выводы.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S17 1 27 сентября, 2011 Опубликовано 27 сентября, 2011 · Жалоба bigor, спасибо ...Шаг шариков не единственный параметр, который определяет размеры падов. Если Вам необходимо "впихнуть" микровиа в площадку... Диаметр шарика в моём uBGA-0.5 – 300um. Площадку (открытую маской) рекомендуют на 15-20% меньше – т.е. выходит 250um. По поводу uVIA в паде и рядом. Если делать в паде и следовать рекомендациям на размер пада (-15...20%), то диаметр uVIA выходит 250um. Точно такая же площадка великолепно помещается и между падами диаметром 250: зазор до чужого пада более 105um, до своего – менее 68. Для такой платы вправе ожидать расширение маски 50um. Если такая маска съедет, то до uVIA не достанет, т.е. ближайшая чужая металлизация будет закрыта. И до своего пада длина шейки получается 68 – вроде, не плохо. Замазывать эти uVIA не надо. Кроме того, эти uVIA можно сместить во внешнюю сторону (от центра), что открывает дополнительные каналы трассировки. uVIA с площадкой 300um влазят между падами более туго – зазор до чужого пада ~85. В этом случае пад можно уменьшить до 230... А вот преимуществ расположения uVIA в падах не вижу – может, что и пропустил. Недостатки – нужно «замазывать». В общем, надо подбирать и согласовывать - на ура получится только со второго раза, после того как набьете синяки в первый раз... Пока есть желание воспользоваться чужими синяками. Они не идут с шагом в 0,50мм. Они вообще ни с каким шагом не идут. Скрытые переходные сгруппированы рядами, которые расположены перпендикулярно потоку отводимого тепла и подводимому току.... Основная идея была - обеспечить максимально широкие полосы на плэйнах земли и питания. В обсуждаемом проекте антипад был 0,70мм (plane swel = 0.25mm -> 0.20+0.25*2=0.70) Зазор у нас был 0,09мм. Это в узких местах только... Проводники минимальные - тоже 0,09мм. Тоже в узких местах.... Не было чатокола. Причина описана выше. Не могу представить, как с зазором/проводником 90/90, площадкой 300 и 450 под uVIA (одноэтажные) и buriedVIA удалось развести uBGA-0.5? Внешний ряд шариков выводится в слое TOP. Трассы от 2-ого ряда уже не пролазят – для них зазор/проводник нужен (500-250)/3=83, а у Вас 90. Если только размер падов сделать 230, тогда пролезет. Ну uVIA-300 между падами 230 себя уже лучше будут чуствовать. 3-ий ряд выводится в INT1. Но там ситуация хуже – площадки от uVIA уже 300 и мечтать протащить между ними следующий 4-й ряд уже не приходится. 4-ый ряд должен подключаться к buriedVIA и уходить дальше в глубину. Но площадка этих buriedVIA у Вас 450 – как их удалось разместить между uVIA-300 от 3-его и 4-ого рядов, идущих с шагом 500? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bigor 0 28 сентября, 2011 Опубликовано 28 сентября, 2011 · Жалоба bigor, спасибо Диаметр шарика в моём uBGA-0.5 – 300um. Площадку (открытую маской) рекомендуют на 15-20% меньше – т.е. выходит 250um. Чудесно. Значит в этот пад хорошо впишется микровиа диаметром в 75мкм с площадкой 230мкм на внешнем слое и 300мкм на внутреннем. Кстати такие микровиа затягиваются медью еще в процессе металлизации почти полностью. Специально ничего "замазывать" не нужно..... По поводу uVIA в паде и рядом. Если делать в паде и следовать рекомендациям на размер пада (-15...20%), то диаметр uVIA выходит 250um. Точно такая же площадка великолепно помещается и между падами диаметром 250: зазор до чужого пада более 105um, до своего – менее 68. Для такой платы вправе ожидать расширение маски 50um. Если такая маска съедет, то до uVIA не достанет, т.е. ближайшая чужая металлизация будет закрыта. И до своего пада длина шейки получается 68 – вроде, не плохо. Замазывать эти uVIA не надо. Кроме того, эти uVIA можно сместить во внешнюю сторону (от центра), что открывает дополнительные каналы трассировки. uVIA с площадкой 300um влазят между падами более туго – зазор до чужого пада ~85. В этом случае пад можно уменьшить до 230... Ничего не имею против Ваших рассуждений. Вполне реализуемый вариант конструкции.... Все зависит от необходимости и предпочтения конструктора - можно ставить микровиа в пад, можно не ставить. Вас никто не принуждает не делать так как Вы предлагаете. Мы тут вообще абстрактно рассматриваем конструкции в отрыве от реальных проектов... А вот преимуществ расположения uVIA в падах не вижу – может, что и пропустил. Недостатки – нужно «замазывать». Одно из преимуществ микровиа непосредственно в паде - нет "косточек" (перемычек между падом и виасом), которые вносят неоднородность в структуру паяного соединения, что для столь мелких шариков не есть хорошо. Поясню. Если виас в паде - пайка получается практически идеальной, форма паяного соединения строго бочкообразная (при условии что размер пада на плате и на подложке BGA имеет одинаковый размер и одинаково свормирован), а это значит что она будет надежной. Если имеем перемычку между падом и виасом, которая открыта маской, то получаем пад (физически на плате) уже не круглой формы. Следовательно паяное соединение тоже не будет иметь идеальной формы, возникнут неоднородности на его поверхности, которые станут центрами сосредоточения неоднородностей и т.д. По этой причине многие производители микросхем в микроBGA корпусах рекомендуют использовать конструкцию “маска на площадке” - исключается влияние "косточек", площадку по меди можно сделать большей, что позволяет разместить в ней нормальное микровиа... Еще одна причина применения микровиа непосредственно в паде - уменьшение неоднородности для быстродействующих линий. Ведь точка пайки (площадки, шарик) это неоднородность, нарушающая согласование линии. Переходное отверстие - тоже. Если мы их совмещаем в пространстве - получаем некоторый выигрыш (во многих случаях весьма призрачный, надо сказать)... «замазывать» - не всегда нужно. Только в случае если возможная воздушная полость внутри паяного соединения составит более 15% (или 20%, не помню точно, а стандарт лень подымать...) или в случае если площадка определена маской - Solder Mask Defined Land... Пока есть желание воспользоваться чужими синяками. Вполне разумное желание Не могу представить, как с зазором/проводником 90/90, площадкой 300 и 450 под uVIA (одноэтажные) и buriedVIA удалось развести uBGA-0.5? А я разве говорил, что именно в этом проекте были uBGA-0.5? Конкретно для uBGA топология первого внутреннего слоя выглядит примерно вот так: Далее наверно просто предположить что внутри.... Внешний ряд шариков выводится в слое TOP. Трассы от 2-ого ряда уже не пролазят – для них зазор/проводник нужен (500-250)/3=83, а у Вас 90. Если только размер падов сделать 230, тогда пролезет. Ну uVIA-300 между падами 230 себя уже лучше будут чуствовать. 3-ий ряд выводится в INT1. Но там ситуация хуже – площадки от uVIA уже 300 и мечтать протащить между ними следующий 4-й ряд уже не приходится. 4-ый ряд должен подключаться к buriedVIA и уходить дальше в глубину. Но площадка этих buriedVIA у Вас 450 – как их удалось разместить между uVIA-300 от 3-его и 4-ого рядов, идущих с шагом 500? Это вы уже гадаете... В проекте, для которого я приводил стек и параметры, не было uBGA-0.5... Для uBGA-0.5 другие параметры трассировки (0,075/0,080 - проводник/зазор) и другой стек: 8L при толщине 1,00мм. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S17 1 29 сентября, 2011 Опубликовано 29 сентября, 2011 · Жалоба Чудесно. Значит в этот пад хорошо впишется микровиа диаметром в 75мкм с площадкой 230мкм на внешнем слое и 300мкм на внутреннем. Кстати такие микровиа затягиваются медью еще в процессе металлизации почти полностью. Специально ничего "замазывать" не нужно..... Дырка 75um в uVIA- это не слишком большая экзотика для производства? При площадке 300um для uVIA на INT1 трассы между ними уже не протянуть: (500-300)/3=66um Вас никто не принуждает не делать так как Вы предлагаете. Мы тут вообще абстрактно рассматриваем конструкции в отрыве от реальных проектов... Именно так - никак не имел в виду принуждения, только благодарность за Ваше мнение! Интересный аспект про uVIA в паде - учту. По этой причине многие производители микросхем в микроBGA корпусах рекомендуют использовать конструкцию “маска на площадке” - исключается влияние "косточек", площадку по меди можно сделать большей, что позволяет разместить в ней нормальное микровиа... По поводу пада, определяемого маской (SMD) – тут проигрываем по плотности трасс по сравнению с NSMD (пад определён медью). В 1-ом случае расстояние от границы пада (края маски) до ближайшей металлизации будет: расширение площадки на точность совмещения маски 50мкм + зазор 75мкм, т.е. 125мкм. Во 2-м случае – максимум из зазора 75мкм или удвоенной точности совмещения маски 2*50, т.е. 100мкм. Выйгрыш 125-100=25мкм В случае SMD-пада маска д.б. сухая (как это написано в приводимой Вами ссылке) А я разве говорил, что именно в этом проекте были uBGA-0.5? Это вы уже гадаете... В проекте, для которого я приводил стек и параметры, не было uBGA-0.5... Здесь ведь тема про uBGA с шагом 0.5мм, поэтому я и предположил использование uBGA-0.5... Ну и пришлось немного пофантазировать :) Для uBGA-0.5 другие параметры трассировки (0,075/0,080 - проводник/зазор) и другой стек: 8L при толщине 1,00мм. Вот-вот-вот! Это уже ближе к "синякам"! Уважпемый ren5 тоже использовал стек 8L при толщине 1,00мм. Интересны структура этого стека, зазоры/проводники, параметры падов, uVIA, buriedVIA; структура buriedVIA на внутренних слоях и как сквозь эти buriedVIA протащили питание и трассы... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zeroom 0 3 октября, 2011 Опубликовано 3 октября, 2011 · Жалоба Добавлю свой вариант. Размер платы 83х40 мм. Пять штук BGA с шагом выводов 0,5 мм. На фото представлены смонтированная плата, общий вид в САПР, фрагмент фанаута и трассировки в нем же. Изготовлено в FastPrint, смонтировано в Фаствел. Технологические параметры: стек слоев 1-10-1 (внутренние - 6 сигнальных 4 питания) диаметр площадки под шарик - 0,25 мм переходы с наружних на внутренние слои - внешняя площадка 0,275 мм, внутренняя 0,3 мм, отверстие 0,1 мм переходы во внутренних слоях - площадка 0,4 мм, отверстие 0,2 мм зазор/проводник - 0,1/0,1 толщина платы - проектная 1,5 мм +-10%, действительная 1,58 мм. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
S17 1 5 октября, 2011 Опубликовано 5 октября, 2011 · Жалоба Zeroom, спасибо за пример. Земля и питание, как я понимаю, выходят по углам – там нет захороненных VIA. Корпус с двумя кольцами без шариков даёт пространство для трасс. Размер 300um uVIA на внутреннем слое (против 275 на внешнем) вызван, наверное, проблемой совмещения слоёв… Как оплачивали в FastPrint и как получали платы? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ren5 0 6 октября, 2011 Опубликовано 6 октября, 2011 · Жалоба Zeroom, спасибо за пример. Земля и питание, как я понимаю, выходят по углам – там нет захороненных VIA. Корпус с двумя кольцами без шариков даёт пространство для трасс. Размер 300um uVIA на внутреннем слое (против 275 на внешнем) вызван, наверное, проблемой совмещения слоёв… Как оплачивали в FastPrint и как получали платы? выставляют счет на оплату, можно оплатить в любом банке доставку делают фидексом, посылку оценивают в 50$, через 4-6 дней она у вас ни в коем случае не связывайтесь с ДХЛ Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zeroom 0 6 октября, 2011 Опубликовано 6 октября, 2011 · Жалоба Заказывать можем только через посредника, посему прислушайтесь к ответу выше. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
