[superdetka 0]

Здравствуйте!

 

Не подскажите, как организовать питание для внешней платки от отладочной Xilinx SP605. Мне нужно 2,5 вольта для осциллятора. Можно ли питание подать со GPIO штырьков? Какой нужен тогда IOSTANDARD в ucf?

 

Спасибо!

[kst 0]

Это конечно круто...

 

Но мы пойдем другим путем.

На плате есть перемычечка J47, отправляющая FPGA в глубокий летаргический сон, так вот один из контактов - это напряжение 2,5 В. Напряжёметр вам в помощь.

Цепь VCC2V5 на плате вроде как 10 ампер тянет. Так что хоть слона запитывайте.

[superdetka 0]

Это конечно круто...

 

Но мы пойдем другим путем.

На плате есть перемычечка J47, отправляющая FPGA в глубокий летаргический сон, так вот один из контактов - это напряжение 2,5 В. Напряжёметр вам в помощь.

Цепь VCC2V5 на плате вроде как 10 ампер тянет. Так что хоть слона запитывайте.

 

Да, я её видел, но земли вроде там нет , я хотел через female коннектор подключиться к штырькам, а так получиться что один провод отсюда , а другой "оттуда".

 

Да, я её видел, но земли вроде там нет , я хотел через female коннектор подключиться к штырькам, а так получиться что один провод отсюда , а другой "оттуда".

 

kst, вы наверно уже поняли по топику, что я всё таки решил сделать внешний осциллятор)

[superdetka 0]

Да, я её видел, но земли вроде там нет , я хотел через female коннектор подключиться к штырькам, а так получиться что один провод отсюда , а другой "оттуда".

 

 

 

kst, вы наверно уже поняли по топику, что я всё таки решил сделать внешний осциллятор)

 

 

там можно ещё вытащить осциллятор 27 MHz из разъема , и там будет и 2.5 и gnd

[kst 0]

kst, вы наверно уже поняли по топику, что я всё таки решил сделать внешний осциллятор)

Ага.

 

Ну так если там разъем для генератора с нужными цепями, так никаких проблем вообще нет.

 

А вот там на Lane 1 GTP_DUAL101 заведен клок PCIE_250M_P/N, его нельзя никак внутрях поделить пополам и использовать?

[superdetka 0]

Ага.

 

Ну так если там разъем для генератора с нужными цепями, так никаких проблем вообще нет.

 

А вот там на Lane 1 GTP_DUAL101 заведен клок PCIE_250M_P/N, его нельзя никак внутрях поделить пополам и использовать?

 

Насколько я понял эти 250 МНz вообще не 250 , а 125, там стоит микросхема PLL, которая настроена на частоту 125, если перепаять там резисторы то можно настроить на еще 3 разных. Но осциллятора который к этому кристаллу подключается нет на плате, а он внешне через разъем PCI E идет. Так что никак схитрить мне не удалось.

 

Кстати, на SP605 стоит 200 MHz EG-2121 GPA , это осциллятор Xilinx советует для проектов с MGT, его я и буду ставить на плату, только 125 MHz. Сейчас у меня MGT тактируется 200 MHz через внутренний PLL, неужели эти PLL так сильно добавляют джиттер к сигналу? Вроде источник хороший +- 50 ppm.

[kst 0]

У встроенных в FPGA PLL всегда был отвратительный джиттер. Для частот в несколько сотен МГц этого вполне хватает, а вот выше надо уже и PLL другие.

Вроде величину джиттера в каждом конкретном случае сообщает Clocking Wizard.

[kst 0]

Дежавю?

[superdetka 0]

Дежавю?

 

Нет почему же, просто приветствую принцип, чем больше источников, тем точнее информация)