[Костян 0]

Итак дано:

 

    wire [15:0] CODE;
    
    assign  CODE = 16'b1110011010000101;


//-----------------------------------------------------------
//% gate 
//----------------------------------------------------------- 
genvar j;
generate   
for (j = 0; j < (16); j = j + 1)    
begin: genj
     gate_bit #(.L(CODE[15-j]),.D(D)) gate_bit_mod (
        .rst(rst), 
        .clk(clk), 
.....
        );

end
endgenerate

 

Синплифай кушает буд здоров. Modelsim же ругается на wire CODE:

Module instance parameter must be constant.

 

Как параметризировать, чтобы modelsim тоже скушал?

[masics 0]

написать:

parameter CODE = 16'b1110011010000101;

или

localparam CODE = 16'b1110011010000101;

[Костян 0]

написал parameter моделсим скушал, но синплифай для всех gate_bit сделал L=1

[bogaev_roman 0]

написал parameter моделсим скушал, но синплифай для всех gate_bit сделал L=1

Сделайте тогда reg [15:0] CODE = 16'b1110011010000101

[CaPpuCcino 0]

Сделайте тогда reg [15:0] CODE = 16'b1110011010000101

ток параметр впереди не забудьте, потому что это переменная времени компиляции

[Костян 0]

спасибо. заработало.