vadimuzzz 0 4 февраля, 2011 Опубликовано 4 февраля, 2011 · Жалоба а чип-планнер что кажет? там этот клок подсветить можно Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
shide 0 4 февраля, 2011 Опубликовано 4 февраля, 2011 · Жалоба кстати, щас добавил output buffer , пропустил через него этот выходной клок, теперь он вот чего пишет: Warning: PLL "pll125:pll125_1|altpll:altpll_component|pll125_altpll:auto_generated|pll1" output port clk[0] feeds output pin "a_iobuf_out_rus:tx|obufa" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance то есть, получается, на какой пин я подаю сигнал, вообще не при чем. бред Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 4 февраля, 2011 Опубликовано 4 февраля, 2011 · Жалоба пая просто не понимаю почему компилер ругается , несмотря на то что я вывел clk на dedicated pll output в конце концов проект выложите. достаточно мигание светляком + плл. делов то на 3 минуты. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vadimuzzz 0 4 февраля, 2011 Опубликовано 4 февраля, 2011 · Жалоба то есть, получается, на какой пин я подаю сигнал, вообще не при чем. бред пин тут ни при чем, что-то вынудило фиттер тащить сигнал по глобальной шине. смотрите в планнере, куда и как он ходит Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 4 февраля, 2011 Опубликовано 4 февраля, 2011 · Жалоба пин тут ни при чем, что-то вынудило фиттер тащить сигнал по глобальной шине. смотрите в планнере, куда и как он ходит +1 ошибка где то в консерватории, в атаче проект, все работает без варнингов test.zip Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
