[Chuh 0]

Мной и моим студентом-практикантом был разработан скрипт под matlab, который позволяет моделировать устройства прямо в MATLAB (пользуя все радости жизни типа разных генераторов случайных чисел, преобразований фурье, средств построения графиков и т.д.).

 

Я разместил наш проект на Google Code(http://code.google.com/p/vmodel) и был бы рад, если бы он помог в работе кому-нибудь еще кроме меня. Если в процессе работы обнаружите какие-либо баги смело пишите.

 

По личным ощущениям писать тестбенчи в matlab на порядок приятнее, чем где либо еще.

 

Романов Алексей

Изменено 21 декабря, 2010 пользователем Chuh

[vugluskr 0]

Мной и моим студентом-практикантом был разработан скрипт под matlab, который позволяет моделировать устройства прямо в MATLAB (пользуя все радости жизни типа разных генераторов случайных чисел, преобразований фурье, средств построения графиков и т.д.).

 

Я разместил наш проект на Google Code(http://code.google.com/p/vmodel) и был бы рад, если бы он помог в работе кому-нибудь еще кроме меня. Если в процессе работы обнаружите какие-либо баги смело пишите.

 

По личным ощущениям писать тестбенчи в matlab на порядок приятнее, чем где либо еще.

 

Романов Алексей

 

Спасибо!

[torik 0]

а разве DSP Builder не для того же создан?

[Chuh 0]

а разве DSP Builder не для того же создан?

Сам я DSP Builder не пользуюсь, т.к. пишу под Xilinx. Но судя по тому что здесь написано он не для того. Если я правильно понял DSP Builder это аналог HDL Coder'a только специально для Altera. Его идеология следующая: я рисую в симулинке модель, отлаживаю, чтоб все работало. Потом говорю: сотвори мне HDL. И он вроде как из моей модели делает HDL, который я сразу лью в ПЛИС.

 

У нашего симулятора другая идеология: Я отлаживаю алгоритм (где угодно, хоть в симулинк). Я пишу hdl код. Потом ситезирую код в некоторую поведенческую модель и ее отлаживаю в matlab.

 

Т.е. если DSP Builder - средство создания HDL кода при помощи matlab, то vmodel - средство отладки готового кода в matlab.

 

[torik 0]

У нашего симулятора другая идеология: Я отлаживаю алгоритм (где угодно, хоть в симулинк). Я пишу hdl код. Потом ситезирую код в некоторую поведенческую модель и ее отлаживаю в matlab.

Да, это очень интересненько.

[Kuzmi4 0]

2 Chuh

во времена не столь отдалённые занимались мы с человечком чем то похожим. Так он наваял на матлабе тестилку (HDL-ей человек не знал зато хорошо знал матлаб) и всё прекрасно тестировало и работало (ессно посли тщательной обработки напильником B) )

;)

[_sda 0]

 

Так вроде Co-Simulating для этого и существует.Штатное средство матлаба.И работает не только с verilog но и с vhdl.

[Chuh 0]

Так вроде Co-Simulating для этого и существует.Штатное средство матлаба.И работает не только с verilog но и с vhdl.

 

Я делал Co-Simulating с Aldecом. Ну хоть убей не знаю, как сделать, чтоб это работало быстро. У меня вообще сложилось впечатление, что они думают раз купил Aldec, значит денег у тебя на кластер точно хватит (ох уж эти идеалисты-капиталисты) Плюс при косимуляции ты как не крути сидишь в двух софтинах, а тут только в одно.

 

Все таки мне кажется, что идея косимуляции - отладка совместно с матлабом в тех случаях, когда без матлаба отладить нельзя. Т.е. тормоза - вроде как плата за то, что выбора нет.

Теперь есть.

 

2 Chuh

во времена не столь отдалённые занимались мы с человечком чем то похожим. Так он наваял на матлабе тестилку (HDL-ей человек не знал зато хорошо знал матлаб) и всё прекрасно тестировало и работало (ессно посли тщательной обработки напильником )

Вообще идея витала давно. Я даже на буржуинских формах встречал предложения так сделать. Но результата нигде не видел. Потому и выложил на гугл. Чтоб не получилось, что единственное место где останется это мой хард и свн на работе, а кто-то будет с нуля писать

Собственно кулуарно мы пилили ее полтора проекта (ну т.е. появилась она с середины проекта). Теперь вроде все что сильно бесило спилили, стало можно работать. Скоро (ну до февраля) должны допилить Simulink.

[Chuh 0]

Для виндузовых пользователей выложил сборку верилятора 3.801 (чтоб не надо было ставить себе cygwin и прочее)

[spectr 0]

Для виндузовых пользователей выложил сборку верилятора 3.801 (чтоб не надо было ставить себе cygwin и прочее)

МИРЭА'шники, респект!!! ;-) :-)

[balakhonoff 0]

Попытался установить ваше приложение на xp, матлаб 7.9.0 2009b, делал все по инструкции, и на этапе запуска тестового проекта программа выдает ошибку

 

verilating...

"C:\Program" ­Ґ пў«пҐвбп ў­гв७­Ґ© Ё«Ё ў­Ґи­Ґ©

Є®¬ ­¤®©, ЁбЇ®«­пҐ¬®© Їа®Ја ¬¬®© Ё«Ё Ї ЄҐв­л¬ д ©«®¬.

??? Error using

==> vmodel at 36

Error: Verilation

error

 

Error in ==> test

at 22

vmodel(data);

%creating model

 

 

[bogaev_roman 0]

"C:\Program" ­Ґ пў«пҐвбп ў­гв७­Ґ© Ё«Ё ў­Ґи­Ґ©

Є®¬ ­¤®©, ЁбЇ®«­пҐ¬®© Їа®Ја ¬¬®© Ё«Ё Ї ЄҐв­л¬ д ©«®¬.

??? Error using

Может путь содержит русские символы или пробелы?

[alexadmin 0]

Может путь содержит русские символы или пробелы?

 

Судя по тому, что сообщение содержит '"C:\Program"' проблема имеено с пробелами в путях. Скорее всего к рабочему каталогу (работайте в другом каталоге), либо ко всему матлабу (тут только переустанавливать)...

[balakhonoff 0]

В общем ошибку с путями исправил, теперь :

 

verilating...

??? Error using ==> vmodel at 36

Error: Verilation error

 

Error in ==> test at 22

vmodel(data); %creating model

 

получается, что проблема с верилятором, если кто его юзал, скажите как проверить его функциональность. окошко verilator_bin.exe закрывается сразу после запуска

 

как по человечески установить верилятор под xp? из командной строки пытаюсь запустить его функции но он не откликается