Chenakin 14 23 февраля, 2017 Опубликовано 23 февраля, 2017 (изменено) · Жалоба Это означает, что мы теперь, вопреки нашему общему происхождению из России, - враги. И Виталий априори и независимо от него - мне тоже враг. Разбрасывание глупостей тут и там не делает Вам чести. vco1.pdf vco2.pdf Не в моих правилах отвечать на мелкие комариные укусы, делаю исключение из-за былого к Вам уважения. Где-то Вы спрашивали (за точность не ручаюсь, искать не стал, передаю лишь смысл сказанного): "A что он вообще тут делает, что за блажь такая?" Отвечу - не надо делать сложного из того, что проще простого. Я делаю только лишь то, что велит мне сердце. Может поймёте. ........................................ Всех с Днем Защитника Отечества! Изменено 23 февраля, 2017 пользователем Chenakin Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Какие глубокие завязки с Ванкувером. Кто бы мог подумать? Вместе с Виталием гадал. Кто старое помянет ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Обсуждали ранее, есть быстрее, например AD9163. Также может работать в режиме DDS, все параметры получше, прогресс есть. А графиков чистых побочных составлящих нет, есть только SFDR, с гармоническими составляющими, а они не столь важны. Если их вычесть, получится лучше чем 57 дБн на 700 МГц для AD9914. И платить денег за подробные характеристики не надо, AD дает в свободное виртуальное пользование макетную плату с DDS, тоже писали об этом. Да, верю, что есть и получше, чем приведенный мной пример AD9914. За всем не уследишь, уж больно много их разных. Но не настолько лучше, чтобы заявлять, что кроме DDS ничего и никому больше не нужно. Главное, тут важен прогресс в технологии, когда уже достигнута тактовая частота 12 ГГц, что и для PDS было бы хорошо. И от Виталия ждем "земных" результатов. Можете и не дождаться, ведь я сам не умею делать микросхемы. Как Вы оцениваете способности Миландра? Знакомы ли Вы с кем-либо оттуда? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Но не настолько лучше, чтобы заявлять, что кроме DDS ничего и никому больше не нужно. Я бы поостерегся слов лучший, незаменимый - это крайности и ни к чему хорошему они не приводят. К PDS это также имеет отношение. Да, возможно и нужно для продвижения технологии где-то на 10-20 дБ лучше, чем любое другое решение, но это крайне мешает на начальном этапе развития. Пусть будет макет на коленке, со спурами 57 дБн - для меня приятно видеть железку, дальше посмотрим, что с этим делать. Как Вы оцениваете способности Миландра? Никак, не нравится такой путь развития, дорогостоящий и рискованный. Только в кооперации со студентами. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Пусть будет макет на коленке, со спурами 57 дБн - для меня приятно видеть железку, дальше посмотрим, что с этим делать. Не понял, какой макет Вы имеете в виду? Если PDS, то он есть, см. приложенный файл. И там спуры -70 дБн, т.е. много лучше чем -57 дБн. Article_2_in_MPD.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Если PDS, то он есть, см. приложенный файл. И там спуры -70 дБн Хорошо, будем считать первой итерацией, алгоритм работает, спуры низкие. Следующий вариант - шумы (2 ЦАП с суммированием например, продумать изоляцию от FPGA, как источника шума), и по-возможности более высокая частота работы FPGA. Важно посмотреть на спуры вблизи кратных частот. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Chenakin 14 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Какие глубокие завязки с Ванкувером. Кто бы мог подумать? Вместе с Виталием гадал. Кто старое помянет ... Тема так разрослась, что стала уже историей. Сейчас стал делать закладки, иногда интересно посмотреть. Довольно много интересных мыслей было и просто прикольных моментов. С Ванкувером тоже прикольно было (без всяких подковырок - по-доброму). Вообще, оно всё хорошо, когда границы не переходит. Ну да ладно, проехали. К Вам вопрос, пока Вы тут появились. По поводу очистки сигнала внешним стробированием. Правильно ли я понимаю, что если взять плохенький по шумам делитель, но удобный в использовании (например, ADF4002), то я могу улучшить его шумы, подключив на его выход D-триггер (tiny logic), clock которого подключу к клоку ADF? Или я что-то пропустил здесь? В чем тут фишка? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Ну да ладно, проехали. Понимаю, что VCO ляпнул, умеет он. К Вам вопрос, пока Вы тут появились. По поводу очистки сигнала внешним стробированием. Правильно ли я понимаю, что если взять плохенький по шумам делитель, но удобный в использовании (например, ADF4002), то я могу улучшить его шумы, подключив на его выход D-триггер (tiny logic), clock которого подключу к клоку ADF? Или я что-то пропустил здесь? В чем тут фишка? Мне показалось вам эта фишка хорошо знакома, по соседней ветке с ЭМС ) Идея очень простая, вы ее даже проговаривали и осмысливали. Добавочное дрожание фазы на выходе любого делителя определяется тремя вещами: технологией изготовления микросхемы, длинной пути от тактового сигнала до выхода и внутренней ЭМС. Внешний триггер дает нам простор в выборе технологии и сокращает задержку от клока до выхода. В "правильных" делителях внутри обязательно будет стоять стробирующий триггер. Первый пример, что пришел в голову - NB7N017M, делал когда-то давно на нем дробный делитель с внешним управлением. Виталия никак не могу уговорить на внешнее стробирование, посмотрите на его схему, FPGA фактически напрямую связана с аналоговой частью, шумы беспрепятственно пролезают. Сейчас поищу ссылку, где на приборе замерил разницу со стробированием и без, ее и можно в закладки положить. Кстати D-триггер любой подойдет, пробовал и National, и TI, и NXP серий AUP, AUC, LVC, много их. Это что касается КМОП технологий. По остальным не знаю. Тут беседа была: https://electronix.ru/forum/index.php?showt...st&p=993484 1-ый случай - тактовая частота 100 МГц разветвляется на CPLD и внешний триггер, делится на 5 на CPLD и подается на D-вход триггера 2-ой случай - сигнал снимается напрямую с выхода CPLD Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Chenakin 14 24 февраля, 2017 Опубликовано 24 февраля, 2017 · Жалоба Мне показалось вам эта фишка хорошо знакома Столько фактуры накопилось, что видимо уже голова не держит. Чтоб не запутаться, схема включения для ADF4002 будет такая? ADF4002_trigger.pdf Красивые шумы, однако, получаются... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 25 февраля, 2017 Опубликовано 25 февраля, 2017 · Жалоба Чтоб не запутаться, схема включения для ADF4002 будет такая? В целом, да. По уровням и задержкам еще посмотреть. Для КМОП по входу можно добавить резистивный делитель на Uпит/2. А по задержкам чуть интереснее CPLD, легко добавить логический элемент, частота 400 МГц, управление фазой и скважностью (внешняя синхронизация). Красивые шумы, однако, получаются... По-моемому сейчас все производители OCXO/VCXO в качестве активных элементов широко используют похожую логику: Magic Xtal, Morion, Crystek, Abracon ... Сомнений нет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 25 февраля, 2017 Опубликовано 25 февраля, 2017 · Жалоба Хорошо, будем считать первой итерацией, алгоритм работает, спуры низкие. Следующий вариант - шумы (2 ЦАП с суммированием например, продумать изоляцию от FPGA, как источника шума), и по-возможности более высокая частота работы FPGA. Важно посмотреть на спуры вблизи кратных частот. И всё-таки 2 ЦАПа? Куда их включать? Недавно обсуждали этот вопрос с TAY (см. стр.153). Ничего не получается. И изоляция от FPGA не поможет. Шум – это шум дробности из-за неточности ЦАП. Без дробности шум на порядок ниже. А точным ЦАП не сделать, поскольку резисторы «размазаны» по печатной плате. ЦАП должен быть внутри микросхемы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 25 февраля, 2017 Опубликовано 25 февраля, 2017 · Жалоба Шум – это шум дробности из-за неточности ЦАП. Без дробности шум на порядок ниже. А точным ЦАП не сделать, поскольку резисторы «размазаны» по печатной плате. Распределенность положения думаю роли не играет, частоты достаточно низкие. Какая точность нужна? Есть матрицы резисторов. Почему спрашиваю, делал мультибитный сигма-дельта модулятор на частоту около 100 МГц, 8 резисторов, точности хватало, внутри одной сборки разброс - доли %. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VCO 0 25 февраля, 2017 Опубликовано 25 февраля, 2017 · Жалоба Кто о чём, а вшивый о бане: мои мысли о рандомизации синтеза терроризируют мой мозг. Сейчас пришла в голову простая и вместе с тем нетривиальная идея использования для полной рандомизации элементарной RC-цепочки, управляемой цифровой рандомизацией. Мне кажется, что это ответ на все вопросы, в т. ч. по управлению. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
rloc 56 26 февраля, 2017 Опубликовано 26 февраля, 2017 · Жалоба Сейчас пришла в голову простая и вместе с тем нетривиальная идея использования для полной рандомизации элементарной RC-цепочки, управляемой цифровой рандомизацией. Можно немного поподробнее? Не очень понятно о чем речь. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 26 февраля, 2017 Опубликовано 26 февраля, 2017 · Жалоба Распределенность положения думаю роли не играет, частоты достаточно низкие. Какая точность нужна? Есть матрицы резисторов. Почему спрашиваю, делал мультибитный сигма-дельта модулятор на частоту около 100 МГц, 8 резисторов, точности хватало, внутри одной сборки разброс - доли %. Использованы именно матрицы резисторов: 8 штук по 4 резистора в каждой. Но влияет также и временнОе рассогласование: 32 дорожки разной длины от FPGA до резисторов. Возможны также и искажения сигналов с выходов RS-триггеров в FPGA. Эти триггеры являются составной частью ЦАПа. Одно ясно, что дело в ЦАПе. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться