[Vitaly_K 0]

Строим два DDS (используя одну ПЛИС и два отдельных ЦАП), как показано ниже. Эти два канала генирируют очень близкие, но в тоже время разные частоты f1 и f2. Эти сигналы поступают на смеситель, где выделяется fout=f1+f2. Эти частоты меняем по случайному закону (динамически изменяя код частоты) таким образом, что сумма f1+f2 на выходе остается постоянной. Таким образом, мы нарушаем периодичность спур каждого DDS, формально не вводя dithering (точнее они модулируются по частоте изменением кода частоты) и в тоже время сохраняем постоянной частоту на выходе (т.е. убираем частотную модуляцию в точке суммирования). И ещё попутно, фактически умножаем выход на 2.

смесителя, удвоителя, IQ-модулятора и т.д.). Что можно ожидать? А, наверное, того же, что и от любой вменяемой балансной схемы - 15-20 дБ cancellation – что было бы весьма и весьма неплохо в нашем случае. Предлагаю порассуждать на эту тему, приветствуются любые варианты.

Да, конечно, идея новая и интересная, но только в теоретическом плане. Дело в том, что на практике не бывает идеальных смесителей, в которых можно сложить F1 ии F2. Непременно там появится масса низкочастотных компонентов, от которых уже никак не избавиться.

 

[Chenakin 13]

Практически все проблемы решаются чередуемыми ЦАП.

Весьма дельное замечание. Как Вы сказали, тут масса вариантов. Например, для двух ЦАП их выходы могут суммироваться (рис.1) или переключаться (рис.2). Соответственно, тут получаются разные условия для глитчей, времени установки, сложения некоррелированных шумов ЦАП и т.д. Какой вариант Вы считаете предпочтительнее в плане оптимизации по шумам и спурам?

 

 

Да, конечно, идея новая и интересная, но только в теоретическом плане. Дело в том, что на практике не бывает идеальных смесителей, в которых можно сложить F1 ии F2. Непременно там появится масса низкочастотных компонентов, от которых уже никак не избавиться.

Низкочастотные компоненты убираются ФВЧ. Но, как я говорил, F1 может быть равно F2, при этом фактически мы приходим к interleaved DACs, что возможно и является решением многих проблем, как справедливо указал Plain.

[VCO 0]

...тут масса вариантов. Например, для двух ЦАП их выходы могут суммироваться (рис.1) или переключаться (рис.2).

А ещё можно продумать вариант коммутации не выходов ЦАП, а их тактовых сигналов, а выходы ЦАП - суммировать смесителем.

Естественно, нужно будет скорректировать математику управления ЦАПами, за то быстродействие DDS при этом не пострадает.

Аналогичным образом можно не коммутировать тактовый сигнал, а переменно менять его фазу, сохраняя общую инверсию.

Да, вариантов действительно масса... :rolleyes:

[Plain 194]

суммироваться или переключаться ... Какой вариант ... предпочтительнее

Тот, который легче калибровать, т.е. переключение. Вообще, всё это придумали для сквозной калибровки, т.е. количество ЦАПов в таких схемах — три и более. Пока один калибруется, два других работают, далее ротация, иначе интерполирующие ЦАПы, т.е. переключающие не биты, а интеграторы их производных, так просто не получить. В результате, деталей практически столько же, но на ФНЧ поступает не прямоугольник, а треугольник, ещё и компенсированный по инжекциям, совсем другой расклад. Ну и 16 разрядов вполне можно выдавить из опилок, безо всяких галлиев.

[GenaSPB 11]

А скажите за/против такого простого патча:

работают два DDS с ЦАП с аналоговым суммированием, _ПОЧТИ_ синфазно - со сдвигом на пару градусов. Причем этот сдвиг обеспечивается разным начальным содержимым накопителей фазы, в отбрасываемой части. Это что-либо свыше 3 дБ может дать?

[Vitaly_K 0]

Ну а если поступить следующим образом. Имеем всего один DDS, но ёмкость аккумулятора в нём переменная и изменяется по случайному закону. По такому же закону синхронно меняется и управляющий код на его входе, так что среднее значение выходной частоты остаётся постоянным. Что это, dithering или рандомизация, или что-то в этом роде? Чем это хуже обсуждаемой здесь схемы?

 

[VCO 0]

Ну а если поступить следующим образом. Имеем всего один DDS, но ёмкость аккумулятора в нём переменная и изменяется по случайному закону. По такому же закону синхронно меняется и управляющий код на его входе, так что среднее значение выходной частоты остаётся постоянным. Что это, dithering или рандомизация, или что-то в этом роде? Чем это хуже обсуждаемой здесь схемы?

Хуже тем, что шумы резко вырастут. Ищется схема, которая бы на принципиальном уровне исключала жертву шумами в борьбе со спурами, если я правильно понял Александра Ченакина и Plainа.

[Vitaly_K 0]

Хуже тем, что шумы резко вырастут. Ищется схема, которая бы на принципиальном уровне исключала жертву шумами в борьбе со спурами, если я правильно понял Александра Ченакина и Plainа.

Относительно чего они резко вырастут и почему? Но если по теме, то есть ли какие-либо данные об эффективности обсуждаемой идеи? Ну хотя бы результаты моделирования.

 

 

[Chenakin 13]

Хуже тем, что шумы резко вырастут. Ищется схема, которая бы на принципиальном уровне исключала жертву шумами в борьбе со спурами, если я правильно понял Александра Ченакина и Plainа.

Картинка потихоньку-помаленьку начинает вырисовываться. Как уже не раз отмечалось, цифровая часть может вполне адекватно выполнять свою функцию (-100 дБн спуры), вся нагрузка ложится на ЦАП. Если не использовать никаких специальных мер, то -100 дБн можно достичь где-то (на уровне прикидок) при Fclock/Fout=12-13 (oversampling). Т.е. при тактовой ЦАП 5 ГГц можно получить полосу порядка 400 МГц, а при тактовой 2.8 ГГц – 230 МГц (+/-). При этом разгонять ЦАП до 3 или 3.2 ГГц не представляется правильным, т.к. не понятно, что можно ожидать от следующей партии. Лучше работать в пределах спецификации.

 

400 / 230 МГц – это мало. Что делать дальше? Наиболее простым вариантом представляется чередование ЦАП (interleaving), как это было предложено Plain. Если использовать два канала, то это равносильно увеличению тактовой в два раза (за счет компенсации image spurs - см. статью Krall для примера). Т.е. за счет дополнительного oversampling скорее всего удастся расширить полосу до 800 / 460 МГц. Это, кстати, хорошо согласуется с данными, приведенными Сергеем Бельчиковым (3200 / 12 x 2 = 533 МГц). Можно использовать и большее кол-во ЦАП, но тут начинает расти цена, потребление, а также все труднее осуществлять фазировку/балансировку каналов. В общем, картинка в таком самом первом приближении вырисовывается следующая:

 

 

При этом я использовал суммирование, а не переключение, т.к. оно позволяет (1) увеличить эффективный уровень сигнала на выходе и (2) уменьшить на 3 дБ шумы за счет сложения некоррелированных источников (калибровка пока не рассматривается). С другой стороны, схема с переключателем (ping-pong – см. статью Reinhardt, рис. 13) позволяет снизить другие ошибки (glitches, settling и др.). Что лучше - пока не совсем ясно.

 

Что делать дальше? Надо как-то осуществлять балансировку (т.е. калибровку) каналов. При этом калибровка позволит еще более снизить нелинейность ЦАП (помимо interleaving), что по идее должно позволить расширить полосу до 1 ГГц и выше. А здесь уже можно начинать работать.

 

Предлагаю обсудить, покритиковать, исправить и т.д.

 

Krall_Time_Interleaved_DACs.pdf

Reinhardt_DDS_spur_reduction_techniques_saved.pdf

Тот, который легче калибровать, т.е. переключение. Вообще, всё это придумали для сквозной калибровки, т.е. количество ЦАПов в таких схемах — три и более. Пока один калибруется, два других работают, далее ротация, иначе интерполирующие ЦАПы, т.е. переключающие не биты, а интеграторы их производных, так просто не получить. В результате, деталей практически столько же, но на ФНЧ поступает не прямоугольник, а треугольник, ещё и компенсированный по инжекциям, совсем другой расклад. Ну и 16 разрядов вполне можно выдавить из опилок, безо всяких галлиев.

Вы не могли бы подробнее о калибровке (блок-схема в идеале)? Что можно посмотреть на эту тему?

Изменено 17 ноября, 2016 пользователем Chenakin

[Vitaly_K 0]

Можно использовать и большее кол-во ЦАП, но тут начинает расти цена, потребление, а также все труднее осуществлять фазировку/балансировку каналов.

В общем-то, практически ничего не понял. Кажется, что тут, как и в PDS, используется идея расщепления фаз, хотя схема построена по-другому. Не получится ли один и тот же результат? Но PDS проще, там всего лишь один ЦАП, и никакие балансировки не требуются.

Изменено 18 ноября, 2016 пользователем Vitaly_K

[VCO 0]

Предлагаю обсудить, покритиковать, исправить и т.д.

Krall_Time_Interleaved_DACs.pdf

Reinhardt_DDS_spur_reduction_techniques_saved.pdf

Мне вторая статья больше понравилась.

И не совсем понятно, почему надо спускать частоту DDS вниз аж в 12 раз? Я тут на стороне ЕМНИП Алексея aka rloc - в 4-6 раз.

 

А если мы выкинем второй ЦАП и впряжём вместо него HMC856 для рандомизации джиттера, мы сильно угробим шумы? А если не будем выбрасывать? Ведь шумы внесённые ЛЗ снизятся на 12-16 дБ, а саму рандомизацию можно скоррелировать с аккумулятором и т.о. избежать резкого подъёма шумов

А ещё мы можем выкинуть лишние разряды ЦАП и повысить тактовую частоту, так как 5 бит ЛЗ это позволяют.

Пока ничего не считал (да и не знаю, как это считать), просто - мысли вслух...

[Chenakin 13]

И не совсем понятно, почему надо спускать частоту DDS вниз аж в 12 раз? Я тут на стороне ЕМНИП Алексея aka rloc - в 4-6 раз.

Чтобы достичь -100 дБн (или лучше), не используя никаких других приемов - проверил экспериментально для одного 14 битного ЦАП. Если использовать два ЦАП, то спускать частоту придется в 6 раз (12/2). Можно и меньше, если добавить линеаризацию. Все сходится.

 

В общем-то, практически ничего не понял. Кажется, что тут, как и в PDS, используется идея расщепления фаз, хотя схема построена по-другому.

Смысл – увеличить кол-во отсчетов. Каждый ЦАП работает на макс. тактовой частоте. Их выходы сдвинуты по фазе и на их входе присутствует разный код. В результате мы имеем не один, а два разных отсчета за один период тактовой, что равносильно расширению полосы в два раза. Можно использовать и большее кол-во ЦАП. Процесс называется interleaving и хорошо описан здесь (стр. 14).

 

DAC_Basics_Tektronix.pdf

Но PDS проще, там всего лишь один ЦАП, и никакие балансировки не требуются.

Здесь тоже мог бы быть один ЦАП, если бы таковой существовал. Чтобы построить реальный макет PDS (если, конечно, не ждать, что снизойдет чудо в виде какого-то особого ЦАП), Вам тоже потребуется два ЦАП.

А вообще, PDS – это косвенный синтез, с общими недостатками, присущими любой ФАПЧ (например, ни о каких наносекундах тут говорить не приходится). Кстати, меня спросили в Microwave Journal о QuickSyn. Всё что думал, так им и сказал – это устаревшая технология (хотя и довольно интересная в некоторых практических аспектах).

 

Interview_Microwave_Journal_Chenakin.pdf

Interview_Microwave Journal_Chenakin

 

[тау 31]

Предлагаю обсудить, покритиковать, исправить и т.д.

В результате мы имеем не один, а два разных отсчета за один период тактовой, что равносильно расширению полосы в два раза. Можно использовать и большее кол-во ЦАП. Процесс называется interleaving и хорошо описан здесь (стр. 14).

реклама, маркетинг.

 

Не равносильно "расширению полосы", пмсм. Для примеру, поставьте 3 или 4 ЦАПа , нуль в передаточной функции H(f) на частоте f=Sr (для каждого из цапов !) никуда не денется (фиг 11. Basics_Tektronix.pdf). И где оно расширение полосы в 3-4 раза ??? а нету его. Был бы на выходе свич соответствующий , оно бы тогда работало в полной обратной аналогии с интерливными АДЦ. А так , при "суммировании" , просто ФНЧ получается. Классический цифровой ФНЧ типа FIR, но с аналоговыми выходами в данном случае и с одинаковыми коэффициентами bi=конст . Хорошо подавляются компонеты из некоторых зон Найквиста, что и показано на картинках (в т.ч. на фиг11) и на других, ссылки на которые были ранее.

Возникает нехорошая ассоциация, что эффект якобы обязан равносильному увеличению частоты дискретизации( ну раз зеркалки то пропали !) .

"Даа, да . Но нет "(с) :)))

 

Однако , при

Fclock/Fout=12-13 (oversampling)

за полосу пропускания FIR фильтра при двух АЦП не выходим , ну и хорошо .

 

Не?

Изменено 19 ноября, 2016 пользователем тау

[Vitaly_K 0]

При этом я использовал суммирование, а не переключение, т.к. оно позволяет (1) увеличить эффективный уровень сигнала на выходе и (2) уменьшить на 3 дБ шумы за счет сложения некоррелированных источников (калибровка пока не рассматривается). С другой стороны, схема с переключателем (ping-pong – см. статью Reinhardt, рис. 13) позволяет снизить другие ошибки (glitches, settling и др.). Что лучше - пока не совсем ясно.

То есть Вы либо макетировали, либо моделировали этот вариант Каковы результаты?

 

[ASDFG123 0]

Помогите с базовыми вопросами о DSS AD9910. У этой микросхемы довольно продвинутый способ тактирования. Есть выбор из прямого тактирования 1 ГГц, есть деление, есть умножении PLL, есть возможность запустить с кварца. Какой способ наилучший с точки зрения получения выходных характеристик ? (фазовые шумы, стабильность и т.д.)

Напрашивается что тактирование напрямую 1 ГГц вроде лучше всего, про деление вообще не в курсе. (где то встречал что разделить сигнал clock на 2 еще лучше). По поводу формы сигнала: микросхеме нужен именно синус ? большинство ocxo, tcxo не синус генерируют.

И еще по поводу Evaluation Board ей 1.8 В и 3.3 В с внешки необходимо обеспечить ? Спасибо