[hazamin 0]

Здравствуйте. Хотел наладить обмен между двумя платами по LVDS. Для этого как я понял нужно установить тип выводов ПЛИС в LVDS, обеспечить терминаторы на линии, и подобрать протокол (например SpaceWire)

 

В Xilinx PlaneAhead 12.4 в пункте меню Configure i/o ports не нашел стандарта LVDS. Есть LVCMOS33, LVCMOS25 и т.д, но LVDS и LVSPEC нет.

Я сделал что-то не так?

[Alex77 4]

В Xilinx PlaneAhead 12.4

 

Не в тему. Где взяли ЭТО ?

 

[hazamin 0]

 

В смысле "где взяли ЭТО"?

[Krys 2]

не вдаваясь в подробности: может данные конкретные выводы не поддерживают этот стандарт. Попробуйте другие выводы.

[hazamin 0]

Я пробовал другие выводы: это на всех выводах.

[Koluchiy 0]

Микросхема-то какая?

[hazamin 0]

Микросхема-то какая?

 

XC3S100E,XC3S500E, XC3S1200E, XC3S1600E - ни на одной нет такого типа выводов

Изменено 8 октября, 2010 пользователем omi

[Koluchiy 0]

На эти же банки уже разведены какие-то другие сигналы?

[andrew_su 1]

На эти же банки уже разведены какие-то другие сигналы?

Добрый день.

PlanAhead не использую.

Для того, чтобы выйти на выходы LVDS в тексте VHDL использую OBUFDS, а в UCF файле

описываю пины, например:

NET LVDS_P<0> LOC=K32 | IOSTANDARD=LVDS_25 | DIFF_TERM = TRUE;

NET LVDS_N<0> LOC=K31 | IOSTANDARD=LVDS_25 | DIFF_TERM = TRUE;

Для входов IBUFDS

Эти же элементы есть и в схематике.

Как уже отмечалось выше есть ограничение на "смешивание" сигналов разного типа в одном банке.

Удачи.

 

[hazamin 0]

Спасибо Andrew. Где-то читал, что выводы N типа необязательно указывать в ucf файле. Программа автоматически ассигнует этот вывод. Это так?

 

[Krys 2]

Сначала делаем так:

Потом так:

И тогда уже можно задавать выводам дифференциальный стандарт