[Shevnnov 0]

Суть вопроса. Для своего проекта использовал стандартный kit-овый дизайн от платы NEEK на Cyclone III. В проекте квартуса там распределены пины под сигналы компонентов входящих в станларную систему. Я добавил в неё свой компонент (MAC) с несколькими внешними входами. Задача - в Pin Planer'e присвоить сигналам моего компонента пины. Но в списке доступных сигналов его я не вижу. Что не так? В роде в SOPC builder'e система сгенерирована.

[vadimuzzz 0]

Analysis & Synthesis делали?

[Reanimatorr 1]

Квартус не просечет изменения в коде пока его не проанализирует (Analysis & Synthesis). Может вы там вообще ерунду написали, потому пинов и не появляется.

[Shevnnov 0]

Конечно делал. Запускал полную компиляцию. Эффекта - ноль

 

Я так понимаю оценивает Quartus входные/выходные порты по файлу cycloneIII_3c25_niosII_standard.v Но SOPC Builder вносит изменения в файл cycloneIII_3c25_niosII_standard_sopc.v Непонятно, как их ссинхронизировать.

[vadimuzzz 0]

Непонятно, как их ссинхронизировать.

ручками, как еще. добавить порты из cycloneIII_3c25_niosII_standard_sopc.v в модуль верхнего уровня

[Shevnnov 0]

Попробую. А автоматически не предусмотренно оно? странно как то.

[vadimuzzz 0]

Попробую. А автоматически не предусмотренно оно? странно как то.

почему странно, кроме ниоса еще куча всего может быть. если ничего нет, то можно cycloneIII_3c25_niosII_standard_sopc.v сделать модулем верхнего уровня. правда тогда названия пинов будут длииинные

[deus 0]

Выполните Back-Annotate Assigments с опцией Pin & Device и все будет хорошо.

[Shevnnov 0]

А что данная процедура делает?

[stu 0]

Приветствую!

 

Возник вопрос про pin_planer.

Подскажите пжлст, какие могут быть последствия, если к примеру входной пин назван Clk_in, а в assignment editor location указан как clk_in?

Вижу, что Pin Planer показывает, что Clk_in не назначена ножка. Но проект, вроде, работает...

 

Заранее благодарен всем отозвавшимся.

[DASM 0]

Tcl variable names are case-sensitive. А работает видимо потому, что он и так кинул на global clock именно этот

[alexadmin 0]

Возник вопрос про pin_planer.

Подскажите пжлст, какие могут быть последствия, если к примеру входной пин назван Clk_in, а в assignment editor location указан как clk_in?

Вижу, что Pin Planer показывает, что Clk_in не назначена ножка. Но проект, вроде, работает...

 

В пин-планере различаются, а при использовании назначений фиттером регистр игнорируется. Просто принять как факт.

 

[stu 0]

Т.е. можно оставить так? Туева хуча плат уже прошита, есть смысл перешивать?

[alexadmin 0]

Т.е. можно оставить так? Туева хуча плат уже прошита, есть смысл перешивать?

 

Ну с точки зрния красоты исходников проекта я бы поправил. С практической же точки зрения разницы никакой - все пины уже назначены куда надо. Ну а если и платы уже прошиты, то сам бог велел ничего не делать...

[stu 0]

А это выводы из головы или я плохо искал ответ на этот вопрос в официальных документах?