Shevnnov 0 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Суть вопроса. Для своего проекта использовал стандартный kit-овый дизайн от платы NEEK на Cyclone III. В проекте квартуса там распределены пины под сигналы компонентов входящих в станларную систему. Я добавил в неё свой компонент (MAC) с несколькими внешними входами. Задача - в Pin Planer'e присвоить сигналам моего компонента пины. Но в списке доступных сигналов его я не вижу. Что не так? В роде в SOPC builder'e система сгенерирована. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vadimuzzz 0 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Analysis & Synthesis делали? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Reanimatorr 1 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Квартус не просечет изменения в коде пока его не проанализирует (Analysis & Synthesis). Может вы там вообще ерунду написали, потому пинов и не появляется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shevnnov 0 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Конечно делал. Запускал полную компиляцию. Эффекта - ноль Я так понимаю оценивает Quartus входные/выходные порты по файлу cycloneIII_3c25_niosII_standard.v Но SOPC Builder вносит изменения в файл cycloneIII_3c25_niosII_standard_sopc.v Непонятно, как их ссинхронизировать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vadimuzzz 0 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Непонятно, как их ссинхронизировать. ручками, как еще. добавить порты из cycloneIII_3c25_niosII_standard_sopc.v в модуль верхнего уровня Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shevnnov 0 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Попробую. А автоматически не предусмотренно оно? странно как то. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vadimuzzz 0 17 сентября, 2010 Опубликовано 17 сентября, 2010 · Жалоба Попробую. А автоматически не предусмотренно оно? странно как то. почему странно, кроме ниоса еще куча всего может быть. если ничего нет, то можно cycloneIII_3c25_niosII_standard_sopc.v сделать модулем верхнего уровня. правда тогда названия пинов будут длииинные Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
deus 0 18 сентября, 2010 Опубликовано 18 сентября, 2010 · Жалоба Выполните Back-Annotate Assigments с опцией Pin & Device и все будет хорошо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Shevnnov 0 19 сентября, 2010 Опубликовано 19 сентября, 2010 · Жалоба А что данная процедура делает? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
stu 0 19 июня, 2013 Опубликовано 19 июня, 2013 · Жалоба Приветствую! Возник вопрос про pin_planer. Подскажите пжлст, какие могут быть последствия, если к примеру входной пин назван Clk_in, а в assignment editor location указан как clk_in? Вижу, что Pin Planer показывает, что Clk_in не назначена ножка. Но проект, вроде, работает... Заранее благодарен всем отозвавшимся. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DASM 0 19 июня, 2013 Опубликовано 19 июня, 2013 · Жалоба Tcl variable names are case-sensitive. А работает видимо потому, что он и так кинул на global clock именно этот Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexadmin 0 19 июня, 2013 Опубликовано 19 июня, 2013 · Жалоба Возник вопрос про pin_planer. Подскажите пжлст, какие могут быть последствия, если к примеру входной пин назван Clk_in, а в assignment editor location указан как clk_in? Вижу, что Pin Planer показывает, что Clk_in не назначена ножка. Но проект, вроде, работает... В пин-планере различаются, а при использовании назначений фиттером регистр игнорируется. Просто принять как факт. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
stu 0 19 июня, 2013 Опубликовано 19 июня, 2013 · Жалоба Т.е. можно оставить так? Туева хуча плат уже прошита, есть смысл перешивать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexadmin 0 19 июня, 2013 Опубликовано 19 июня, 2013 · Жалоба Т.е. можно оставить так? Туева хуча плат уже прошита, есть смысл перешивать? Ну с точки зрния красоты исходников проекта я бы поправил. С практической же точки зрения разницы никакой - все пины уже назначены куда надо. Ну а если и платы уже прошиты, то сам бог велел ничего не делать... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
stu 0 19 июня, 2013 Опубликовано 19 июня, 2013 · Жалоба А это выводы из головы или я плохо искал ответ на этот вопрос в официальных документах? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться