Костян 0 29 декабря, 2010 Опубликовано 29 декабря, 2010 · Жалоба Правильно было отмечено, что ставят быстродействующие компараторы, для подстройки уровня под любые сигналы. А как тогда борются с метастабильностью входных триггеров в ПЛИС ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
DmitryR 0 29 декабря, 2010 Опубликовано 29 декабря, 2010 · Жалоба Так же, как и везде: double triggering. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Timmy 1 1 января, 2011 Опубликовано 1 января, 2011 · Жалоба Не могу понять, для чего там нужен резистор R4 на 100 Ом перед входом FPGA? IMHO, для подавления звона в дорожке(что с учетом 8pF входной емкости достаточно эффективно) и легкой НЧ фильтрации. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
zltigo 1 1 января, 2011 Опубликовано 1 января, 2011 · Жалоба стоит такое порядка 400$ из них 350 судя по всему стоит софт. Причем софт по функциональности очень, и очень неплохой. Чем больше пользуюсь, тем больше доволен. Действительно в софт труда вложено и я с трудом представляю что Автор будет делать с голой железкой :(. Из анализаторов с большой памятью сейчас присматриваюсь к PLA2532 http://www.progshop.com/shop/logic-analyze...ix-PLA2532.html у него, кстати, тоже от минус задается уровень, причем настраивается по 8bit банкам независимо. Хотя есть младше модели, корые только "TTL". Из функционала у последнего чего-то очень привлекательным кажется наличие выхода триггера, например, запускать осциллограф. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vitalinea 0 14 января, 2011 Опубликовано 14 января, 2011 · Жалоба Еще два вопроса: 1) У Интроникса порог логического уровня 0/1 можно устанавливать из диапазона от -6 до + 6 В. Для чего нужна возможность устанавливать отрицательный порог срабатывания? Для работы с дифф. парами? Для них, наверное, хватилобы и порога в 0 В. 2) Правильно ли я понимаю, что при ESD разряде пострадает конденсатор (C1 он же единственный на схеме)? Так как емкость C1 очень маленькая -- скорее всего, около 5pF -- он будет заряжаться до очень большого напряжения (почти все напряжение ESD разряда) пока его не пробъет. Или там все-таки есть какая-то ESD защита которую я не вижу? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ViKo 1 14 января, 2011 Опубликовано 14 января, 2011 · Жалоба Еще два вопроса: 1) Для чего нужна возможность устанавливать отрицательный порог срабатывания? 1. До недавнего времени самыми быстродействующими были микросхемы ЭСЛ логики, которые обычно запитывались от -5V, а пороги срабатывания у них были что-то около -1...-2V. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
aser 0 14 января, 2011 Опубликовано 14 января, 2011 · Жалоба Входные ПАДы ПЛИС имеют компараторы и сгруппированы так, что могут быть запрограммированы иметь регулируемый порог срабатывания. Этот порог нужно установить внешним источником напряжения. Думаю, этого будет достаточно для лог. анализатора. Чтобы он имел отрицательный порог, нужно установить искусственную входную землю с приподнятым потенциалом или сделать на входе сумматор напряжений из 2-х резисторов. Можно такие ПАДы спаять вместе - и тогда получится быстродействующий компаратор, если с этих входов записывать в триггеры по синхросигналам со сдвинутой фазой. Хотя в этом случае лучше использовать аппаратный SERDES, которых есть много в новых ПЛИС. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vitalinea 0 16 января, 2011 Опубликовано 16 января, 2011 · Жалоба Причем софт по функциональности очень, и очень неплохой. Чем больше пользуюсь, тем больше доволен. Действительно в софт труда вложено и я с трудом представляю что Автор будет делать с голой железкой :( ... Автор больше программист, чем электронщик. Поэтому и вопросы у меня про железку , с софтом вроде все понятно. 1. До недавнего времени самыми быстродействующими были микросхемы ЭСЛ логики, которые обычно запитывались от -5V, а пороги срабатывания у них были что-то около -1...-2V. Спасибо, что подсказали про ЭСЛ. Теперь понятно для чего нужны отрицательные пороги. ... Чтобы он имел отрицательный порог, нужно установить искусственную входную землю с приподнятым потенциалом или сделать на входе сумматор напряжений из 2-х резисторов... Если я все правильно понимаю, в интрониксе используется делитель напряжения на резисторах R2 и R3 и конденсаторе C1 и паразитной емкости входа FPGA. В зависимости от того какой установлен порог (положительный или отрицательный), на точку TO_INTERNAL_LAYER (общая точка делителя) подается либо 0 В либо 3.3 В. ... Можно такие ПАДы спаять вместе - и тогда получится быстродействующий компаратор, если с этих входов записывать в триггеры по синхросигналам со сдвинутой фазой. Хотя в этом случае лучше использовать аппаратный SERDES, которых есть много в новых ПЛИС. О, спасибо за идею про спаивание (от глагола паять :) ) нескольких падов. Хотя, наверное и с одним входом получится достичь довольно большой частоты дискретизации, мегагерц в 500. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться