[Fynjisx 0]

EDA_RTL_Simulations это симуляция без учёта задержек, чтобы получить задержки надо делать Gate_level.

как сгенерить этот *.sdo файл? Мне нужен этот файл без учета "межконнектовых" задержек. В HandBook(Chapter2 ,2-12) написано что надо ввести команды:

quartus_map <project name> -c <revision name>

quartus_sta <project name> -c <revision name> --post_map

ввел обе, но файла sdo так и не появилось .

[des00 25]

quartus_map <project name> -c <revision name>

quartus_sta <project name> -c <revision name> --post_map

а кто будет EDA Netlist Writer запускать?

[Fynjisx 0]

а кто будет EDA Netlist Writer запускать?

Запустил EDA NEtlist Writer и заработало: файл сгенерился, в MultiSimе отобразилась векторная диаграмма...но почему то без учета задержек ячеек(ради чего собственно я это все и затеял).

Что нужно ещё сделать, чтобы появились на векторной диаграмме эти задержки???

[Kuzmi4 0]

2 Fynjisx

1-я страница темы, посты 11/12

[dsmv 0]

Читал, что в 10 версии Quartus, встроенного симулятора уже не будет. Поэтому хочу спросить, имеется ли в ModelSim - Timing simulation?

 

Xilinx и Altera идут разными путями. В новых ISE уже не будет ModelSim, будет только встроенный симулятор.

[Kuzmi4 0]

2 dsmv

а это где такие страсти написаны ?

[dsmv 0]

2 dsmv

а это где такие страсти написаны ?

 

Письмо получил от компании SILICA:

Уважаемые Коллеги,

 

компания Xilinx уведомляет о прекращении поддержки симуляторов ModelSim от Mentor Graphics в новых версиях своего ПО и поэтому перестает его поставлять с 30 сентября 2010

В дальнейшем симулятор будет доступен только напрямую от производителя http://model.com/. Все следующие версии ПО Xilinx (с 12.3) будут поддерживать только собственный симулятор Xilinx

 

ISE Simulator (ISim)

 

Подробная информация в приложенном PCN

part #, попадающие под этот документ:

 

DO-SIM-VHDL-ETH

MXE-III for VHDL, Ethernet License

See Alternative Above

DO-SIM-VER-ETH

MXE-III for Verilog, Ethernet License

See Alternative Above

DO-SIM-VER-USB

MXE-III for Verilog, USB Dongle License

See Alternative Above

DO-SIM-VHDL-USB

MXE-III for VHDL, USB Dongle License

See Alternative Above

 

Все, кто заинтересованы в покупке ModelSim симулятора через канал Xilinx (адаптированная, более дешевая версия), обращайтесь до указанного в PCN срока.

 

С уважением, Андрей Костеж.

[andrew_b 17]

а это где такие страсти написаны ?

Я узнал об этом из http://groups.google.com/group/comp.arch.f...3c78ff87f5e960#

[Kuzmi4 0]

Я вот что не понял - поддержка всмысле из гуя прекратится а либы все останутся на месте, или вырежут всё с корнем ? Ну или есчё какую гадость придумают :unsure:

[Fynjisx 0]

Удалось вызвать ModelSim из Quartus. Вначале он начинает компилировать библиотеки квартуса типа altera_mf.vhd и т.д. Если я вижу в Wave, что мне нужно подправить какой-либо файл из проекта, то я закрываю ModelSim, перехожу в квартус, там всё заново пересобираю, потом запускаю EDA NetlistWriter и EDA RTL Simulation.Что приводит к новому запуску ModelSim далее компиляции файлов из библиотек квартуса. Короче приходится ждать. Имеется ли возможность как-то ускорить процесс? К примеру подкорректировал vhdl файл, далее остановил текущую симуляцию, затем откомпилировал только тот файл, который я поменял и вновь запустил симуляцию не закрывая ModelSim

[des00 25]

Имеется ли возможность как-то ускорить процесс?

не использовать временное моделирование, освоить моделсим и работать с ним в отрыве от квартурса. лучше день потерять, а потом ..... %)

 

[Fynjisx 0]

не использовать временное моделирование, освоить моделсим и работать с ним в отрыве от квартурса. лучше день потерять, а потом ..... %)

имееете ввиду ограничиться чисто функциональным моделированием в ModelSim?