[yes 6]

конечно, можно нагородить всяких initial и ifdef, но я предпочитаю reset как проверенный и надежный способ.

Если Вы единственный разработчик и в Вашем дизайне есть только Ваш код, то можно делать как хочется. А когда код идет в десятки проектов и в ASIC, то рисковать не стоит.

 

но триггер с асинх. сбросом приблизительно эквивалентен 10-ти гейтам, а без сброса 6-ти, то есть потратить кремний запросто так тоже не гуд. (про разные библиотеки и мощность выхода я знаю, но в общем высокочастотная/конвееризированная логика, где много триггеров, достаточно сильно дает прирост по area при использовании сброса)

 

то есть если думать не хочется - можно ставить сбросы повсюду, но иногда гейты нужно экономить (я уж не говорю про ПЛИС, где индивидуальные сбросы вообще за гранью добра и зла :))

 

-------------

btw:

и = в RTL конструкциях DC понимает без проблем, в старых версиях впродебы сообщал (варнинг) о несоответствие модели и результата, сейчас вообще молчит

 

но я согласен - аккуратно написанный код всегда лучше чем написанный абы-как, но и пугать пользователей квартуса design compiler-ом тоже не гуманно :). PRESTO сейчас весьма не тупой и SV он понимает и верилог2000 вполне