[aaarrr 63]

Плата не очень плотная... особенно рядом с SDRAM. Это сделано преднамерено, дабы трассировку SDRAM выполнить максимально близко к рекомендациям... и всё равно не удалось сделать всё правильно на 100% :(

ИМХО, Вы слишком переживаете. Здесь далеко еще не те частоты и длины цепей, чтобы убиваться из-за разводки.

 

До сих пор понять не могу, почему некрасиво? Очень аккуратно, компактно, красиво :) Можно, конечно, спутать с соплёй... если не знать... или некрасиво по другой причине?

Так это и будет "сопля" при монтаже, а оно надо?

[koluna 0]

Переходные, поставленные плотным рядком, обеспечат разрыв в полигоне возвратных токов.

 

Понятное дело :)

Но трассировать проще.

Виасы ставить подальше друг от друга?

 

Соединение соседних площадок (Soic-8) - должны быть вне зоны пайки.

 

Почему?

 

Кварц "нависает" над выводами микросхемы.

 

Не нависает. Он установлен с другой стороны платы :)

 

Конденсаторы около кварца расположены не на той стороне.

 

На той :) Кварц - снизу, конденсаторы - сверху.

 

Шелкография тантала как-то "узковата" - в реальности пошире будет.

 

Хм... взял стандартный корпус под тантал "A".

http://lib.chipdip.ru/074/DOC000074919.pdf

Ширина корпуса - 1.6 мм.

У меня - 2.2 мм.

Мало? :)

 

Переходные отверстия, при наличии свободного места, не стоит загонять под корпуса микросхем.

 

Из тех соображений, что переходные отверстия могут быть неметаллизированы и их придётся пропаивать?

[koluna 0]

ИМХО, Вы слишком переживаете. Здесь далеко еще не те частоты и длины цепей, чтобы убиваться из-за разводки.

 

Ок :)

Практика покажет.

 

Так это и будет "сопля" при монтаже, а оно надо?

 

Неа :)

А если их ещё и порезать впоследствии придётся... то снаружи удобнее.

 

Есть похожий проект на AT91SAM9XE512-QU , но без динамики. Может что ВАМ пригодится-поможет.

 

Спасибо. Посмотреть интересно :)

 

Я смотрю, Вы использовали выравнивание длины некоторых трасс (процессор-PHY) для PHY? Насколько это критично?

Под разъёмом Ethernet, как я вижу, у вас полигоны заземления во всех слоях?

Имеется ли у вас высоковольтный конденсатор между этим заземлением и общей цепью платы?

 

В некоторых местах у Вас развязка состоит из двух запараллеленных конденсаторов (0.1 и 0.01) как я понимаю? В каких местах? :)

[Secter 0]

Я смотрю, Вы использовали выравнивание длины некоторых трасс (процессор-PHY) для PHY? Насколько это критично?

Под разъёмом Ethernet, как я вижу, у вас полигоны заземления во всех слоях?

Имеется ли у вас высоковольтный конденсатор между этим заземлением и общей цепью платы?

 

В некоторых местах у Вас развязка состоит из двух запараллеленных конденсаторов (0.1 и 0.01) как я понимаю? В каких местах? :)

Руководствовался исключительно рекомендациями http://www.eltech.spb.ru/micrel_ethernet.html?id=20 , раз ТРЕБУЮТ значит нада!!! По поводу керамики на выводах QFP208 есть хороший пример-рекомендации по трассировке Fujitsu MB91F362, после праздников поищу. С параллельными конденсаторами, все правильно 0.1uF, 10nF,1nF, 1uF + bead+ тантал case A... усе согласно даташиту, равномерно распределил по корпусу... :rolleyes: Конденсатор ESD защиты стоит рядом с разъемом RJ45(видно шелкографию), второй стоит на основной плате (GND-корпусная земля).

[koluna 0]

Руководствовался исключительно рекомендациями http://www.eltech.spb.ru/micrel_ethernet.html?id=20 , раз ТРЕБУЮТ значит нада!!! По поводу керамики на выводах QFP208 есть хороший пример-рекомендации по трассировке Fujitsu MB91F362, после праздников поищу.

 

Буду ждать :)

 

С параллельными конденсаторами, все правильно 0.1uF, 10nF,1nF, 1uF + bead+ тантал case A... усе согласно даташиту, равномерно распределил по корпусу... :rolleyes:

 

Основной даташит на проц?

 

Конденсатор ESD защиты стоит рядом с разъемом RJ45(видно шелкографию), второй стоит на основной плате (GND-корпусная земля).

 

Какой использовали?

[Secter 0]

К вопросу о конденсаторах http://depositfiles.com/files/g89slzvbx , развернутые рекомендации-пояснения использовал в проекте, лет пять взад...

.

Предполагаю ЧТО с рекомендациями doc6385, ВЫ знакомы... в принципе интересующий Вас вопрос в необходимом объеме рассмотрен... http://www.atmel.com/dyn/resources/prod_do...nts/doc6386.pdf

[dch 0]

Хм... для линий адреса и управляющих мне порекомендовали Т-образную трассировку.

Для линий данных - точка-точка.

для точки проще считается, пальцевый расчет прост - завал фронта на единицу длины проводника умноженное на суммарную длину проводника достаточно хорошо отражает картину

Изменено 12 мая, 2010 пользователем dch

[koluna 0]

для точки проще считается, пальцевый расчет прост - завал фронта на единицу длины проводника умноженное на суммарную длину проводника достаточно хорошо отражает картину

 

Может быть задержка фронта (распространения сигнала), а не завал фронта?

Т. е., т. о. мы получаем задержку сигнала цепью. Это понятно :)

[dch 0]

сигнал обыно быстро идет :-), считайте для простоты фронт заваливается.

[koluna 0]

сигнал обыно быстро идет :-), считайте для простоты фронт заваливается.

 

Ну вообще да, так правильнее.

Именно завал фронтов (так как имеется ёмкость монтажа), как следствие - задержка :)