[yes 7]

Поясню свою корявую фразу "Хочу ПЛИС, но не хочу схемотехнику".

 

берите тогда SystemVerilog - более живое и разумное, чем VHDL

для практических задач взяли же C++, а не ADA или Objective-C

 

Я правильно понял идею, что лучше делать не один большой процесс, который делает пол программы, а разбивать на кучу маленьких процессов, пусть даже с одним и тем же списков чувствительности?

 

фор хум хау,

например в библиотеке Gaisler-а (GRLIB www.gaisler.com) описано все в виде одного процесса, а чтобы спискок чуствительности имел приличный вид - создается структура, поля которой являются такими сигналами, и такая структура ставится в список чувствительности

 

имхо, стиль GRLIB (то есть виртуозное владение языком), хоть как-то позволяет мне примирится с VHDL маразмом типизированностью и избыточными описаниями

[D-Luxe 0]

то есть может автору имеет смысл специализироваться в "системном" направлении, а не в "частном" HDL дизайне

и знания схемотехники можно иметь весьма абстракные - на уровне design style рекомендаций - так можно писать, а так нельзя...

Что вы понимаете под системным направлением?

[yes 7]

Что вы понимаете под системным направлением?

 

сформулировать (например словами и формулами) работу системы в целом.

проверить свои слова и формулы моделированием в матлабе или подобном туле.

сформулировать разбиение системы и задания программистам, хдл-щикам, схемотехникам

разобраться почему, когда у каждого из перечисленных все работает правильно, а система не работает :)

ну и т.д.

четкого определения у меня нет - просто как правило коллектив собирается (в той или иной форме) вокруг таких "системных" спецов.

 

[D-Luxe 0]

Друзья, возник следующий вопрос.

 

Я заканчиваю учебу по специальности "средства связи", начал работать в одном гос.НИИ с ПЛИС. Прочитал пару толстых книг по VHDL, прочитал англоязычную "VHDL как язык программирования", но по прежнему ощущаю себя как у тумане. Почему к примеру не синтезируются устройства, в которых происходит установка выходного сигнала как по переднему так и по заднему фронту? Или так, почему одни такие синтезируются, а другие нет? Как компилятор интерпретирует списки чувствительности, операции wait? Почему иногда при синтезе часть входных сигналов выключается вообще? Есть ли какое то пособие по VHDL не как по языку программирования, а как по среде разработки? С указанием, как надо и как не надо делать. Опыть писания на С++ есть, а вот в этой области только начинаю. А то на стадии симуляции все работает как надо, а в железке либо работает не так, либо не работает вовсе.

 

Хм, даже так вот вопрос поставлю. В смысле написания алгоритмов проблем нет, возникают проблемы на стадии синтезирования. ЧТо почитать? Большинство книг рассматривает как алгоритмическую сторону

Для начала - VHDL для проектирования вычислительных устройств (Сергиенко).

 

А потом - Douglas Smith - HDL Chip Design, IEEE Press RTL Hardware Design Using VHDL.

 

Этого должно хватить чтобы врубиться в тему.

[superdetka 0]

Зайдите на сайт kit-e.ru, там есть раздел связанный с ПЛИС. Там самый лучший материал, который я когда либо встречал по пониманию "что будет если я напишу так, а не так". Авторы вроде на этом форуме модераторы, если я не ошибаюсь. Именно их статьи мне помогли понять устройство, и "программирование" ПЛИС.