Serhiy_UA 1 9 мая, 2009 Опубликовано 9 мая, 2009 (изменено) · Жалоба Стоит задача внедрения в носимую аппаратуру FPGA (но не CPLD). Её емкость будет ниже средней, и она должна обеспечить аппаратно небольшую цифровую обработку и один-два софт-процессора. Пока выбор на Cyclone III c NiosII (типа EP3С16), но, возможно применение чего-то и от Xilinx. Благо, есть опыт и софт от обеих этих фирм. Кто-то прорабатывал, где, при прочих равных условиях, меньше энергопотребление для FPGA . Чему отдать предпочтение? Или может есть иные фирмы, с превосходством по этим параметрам. Попутный вопрос, есть ли возможность динамического отключения от питания больших узлов внутри FPGA, с целью уменьшения потребления тока? Кто-то это уже применял? Изменено 9 мая, 2009 пользователем Serhiy_UA Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cioma 0 9 мая, 2009 Опубликовано 9 мая, 2009 · Жалоба Actel ARM-enabled M1 IGLOO http://www.actel.com/products/cooler/ http://www.actel.com/products/iglooseries/default.aspx Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Beby 8 10 мая, 2009 Опубликовано 10 мая, 2009 · Жалоба Попутный вопрос, есть ли возможность динамического отключения от питания больших узлов внутри FPGA, с целью уменьшения потребления тока? Кто-то это уже применял? Не очень давно этот вопрос уже обсуждался на форуме, в результате получилось что для отключения узлов внутри ПЛИС возможно только отключать clock (можно колдовать и с RESET для части схемы, но снятие clock дает больше). А вот как именно отключать - это уже надо смотреть конкретную реализацию - у Xilinx в Spartan-3x глобальные clock буфера сделаны как мультиплексоры (BUFGMUX), позволяющие переключаться между 2 разными входами, часто один из входов вешают на '0' и, соответственно, переключение на оный приведёт к остановке фрагмента схемы. Также у Xilinx есть возможность подавать входной clock на DCM (Digital Clock Manager) через BUFGMUX, что позволяет полностью снять clock и с DCM (правда потом этот DCM надо аккуратно запускать). К сожалению, личного опыта не имею - ПЛИС у меня небольшие (Spartan-3AN 50 и 200) - жрут мало, а энерговооруженность объектов считается киловатами. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Serhiy_UA 1 10 мая, 2009 Опубликовано 10 мая, 2009 · Жалоба Actel ARM-enabled M1 IGLOO Супер! Спасибо за ссылки. Буду изучать, все смотрится так заманчиво. Кто-то уже успел применить Actel IGLOO families, где лучше приобрести Старт-кит и софт, сколько все это может стоить. Хотя, признаюсь, разбалован "пролеченным" софтом, в этом плане Altera и Xilinx ближе и проще. А киты покупались, иногда получал их в подарок, в частности от Xilinx . к Boris_TS То есть, общая идея локального снижения энергопотребления, это отключения клока на соответствующую часть схемы. Понятно. А вот сколько потребляют у Вас Spartan-3AN 50 и 200, какое их заполнение? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SM 0 11 мая, 2009 Опубликовано 11 мая, 2009 · Жалоба То есть, общая идея локального снижения энергопотребления, это отключения клока на соответствующую часть схемы. Понятно. Да, причем именно так вводят в powerdown отдельные узлы микропроцессоров и периферийные устройства, не в ПЛИС, а в заказных (ну и серийных тоже) микросхемах. Еще официальный способ обезклочивания куска логики есть у LatticeXP и LatticeXP2 - блоки DCS. С этими ПЛИС работаю, в принципе могу и померять, что к чему, правда на сегодня только на LFXP3, забитой более, чем на 90% Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Beby 8 11 мая, 2009 Опубликовано 11 мая, 2009 · Жалоба А вот сколько потребляют у Вас Spartan-3AN 50 и 200, какое их заполнение? К сожалению, пока я не могу дать точных цифр (самого очень интересует) - тестовая плата (на которой я собирался проводить точные измерения) ко мне подойдет только в конце мая 2009... Могу только предложить поиграть Xilinx Power Estimator'ом. У меня получается, что на 100МГц Spartan-3AN-50TQ144 по VCCINT (1.2В) будет жрать 15-20 мА, по VCCAUX (3.3В) - 1 DCM + 10 LVPECL входов - что-то около 45мА. А по VCCIO (тоже 3.3В) - около 0.5А. Последнее (0.5А) связано с эмуляцией 23 LVPECL выходов... (на каждый такой сэмулированный дифференциальный выход только в статике приходиться по 12мА рассеивающихся на системе внешних резисторов - ПЛИС тут совсем ни причем, на Spartan-2E и Virtex-E было аналогичное потребление по VCCIO при точно такой же эмуляции). Получаемые цифры сильно зависят от условий подставляемых в XPE - попробуйте сами поглядеть что получится для Ваших конкретных нужд. Spartan3A_XPE_10_1.rar Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
murmel1 0 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба Может быть я не в тему... прошу не пинать. Только для информации. Но софт-процессор+его память и т. д. в ПЛИС будет потреблять на порядок больше, чем железный микроконтроллер Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Serhiy_UA 1 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба Но софт-процессор+его память и т. д. в ПЛИС будет потреблять на порядок больше, чем железный микроконтроллер Согласен. В этом и есть "жирный минус" софт-процессора с FPGA, конкретно для носимых приложений. Но иногда хочется выбрать именно такую структуру. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба Стоит задача внедрения в носимую аппаратуру FPGA (но не CPLD). Её емкость будет ниже средней, и она должна обеспечить аппаратно небольшую цифровую обработку и один-два софт-процессора. А насколько велика обработка? Может быть применить самодельные специализированные микропроцессоры вместо громоздких поставляемых фирмами? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Serhiy_UA 1 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба А насколько велика обработка? Может быть применить самодельные специализированные микропроцессоры вместо громоздких поставляемых фирмами? Прибор похож на мобильник и работает с GSM сигналами, имеет экран для задания режимов и вывода графиков. Трудится в реальном масштабе времени. Есть немного цифровых фильтров. Нужно заложить возможность последующего развития и усложнения алгоритмов на аппаратном уровне, без этого никак... Самодельный микропроцессор - это последний аргумент, также как пара FPGA+MCU и CPLD+MCU. Пока прорабатывается основной вариант - все в одной FPGA. Самодельный процессор - это круто. Но к нему нужен самодельный компилятор или ассемблер, а на отладку всего этого с железом уйдет много времени и сил. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
iosifk 3 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба Прибор похож на мобильник и работает с GSM сигналами, имеет экран для задания режимов и вывода графиков. Трудится в реальном масштабе времени. Есть немного цифровых фильтров. Нужно заложить возможность последующего развития и усложнения алгоритмов на аппаратном уровне, без этого никак... А почему не какой нибудь Блэкфин? Там и параллельный порт для графики и DSP и много режимов энергопотребления... Да и памяти внутри поболее будет. Поскольку у Вас "экран", то должна быть память для этого, а в ПЛИС с этим не густо. Да и памяти программ там не особо много. А из внешней памяти программ быстро работать не получится. Надо считать. Для примера ПЗУ + ОЗУ + ВидеоОЗУ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leka 1 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба Пока прорабатывается основной вариант - все в одной FPGA. Без внешней памяти? Оценка размеров кода, выдаваемого "фирменными" компиляторами, проводилась? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Serhiy_UA 1 14 мая, 2009 Опубликовано 14 мая, 2009 · Жалоба iosifk и Leka В крайнем случае, можно поставить емкую и микромощную CPLD + несколько MCU. По поводу DSP: не работал, о чем иногда жалею. Можно было бы поставить и DSP, так как ЦОС обязательно будет. В связи с эти вопросы, хотя, несколько, и не по теме топика: Какой из DSP лучше по минимуму токопотребления, с несколько-канальным АЦП на борту (порядка 1МГц ), с достаточным количеством портов, чтобы периферия была (SPI, UART), ну и оперативной памяти на борту достаточно. Потом доступный компилятор, доставаемый чип, что бы цена на DSP была малой. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 15 мая, 2009 Опубликовано 15 мая, 2009 · Жалоба В крайнем случае, можно поставить емкую и микромощную CPLD + несколько MCU. ИМХО не самое лучшее решение, рекомендую внимательно посмотреть на черного фина и безо всяких там CPLD Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SM 0 15 мая, 2009 Опубликовано 15 мая, 2009 · Жалоба В крайнем случае, можно поставить емкую и микромощную CPLD + несколько MCU. Ну несколько вовсе не надо, можно один единственный OMAP... Два ядра ARM+DSP, и куча разной периферии, включая TFT LCD, актуальной в мобильных устройствах. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
