[boombox 0]

Ба! Знакомые все лица :) В смысле, использовали ваше оборудование.

 

Мы для себя решили эту проблему переходом на 54х серию с ddr памятью ;)

 

setup/hold времена от частоты не зависят.

 

Золотые слова. Перед тем как нарушать спецификацию, нужно четко и однозначно осознавать к чему это может привести, а не делать по принципу "у всех работает - и у меня заработает". В принципе, я на 99% уверен, что у denebopetukius'а тоже все нормально заработает, но все равно буду рекомендовать использовать 2х16.

 

Вот за это я и люблю родную медицину

А что использовали, какое оборудование?

 

Так же по поводу времён hold и setup я не могу ничего сказать по зависимости от времени, т.к. на BF в документации указано только минимальное время.

[vik0 0]

А что использовали, какое оборудование?

РФ900

Так же по поводу времён hold и setup я не могу ничего сказать по зависимости от времени, т.к. на BF в документации указано только минимальное время.

Они от температуры зависят.

[koljakh 0]

В каком смысле "запускали"? Конкретезируйте чуть-чуть.

А так, да, активно работаем с видео. Ввод/вывод/обработка.

Разрешения - разные (user-selectable), от 320х240 до (примерно) 2500х2000. 10-12 бит, преимущественно grayscale, с цветом только баловались. Плюс стандартный itu656 на вывод.

 

Интересует загрузка внешней шины на высоком разрешении 800х600, 1024х768 где пиксел клок 40 МГц и 65 МГц

В L1 буферизировали видеоданные или прямо из ддр в ппи?

Вы пиксел композитер использовали для получения 2 слоев? Наложение, прозрачность.

Более конкретно. Вопрос вот в чем.

Во всех БФ, кроме 54х ппи одинаковые,

и если выводить видео через 2Д ДМА прямо из СДРАМа в ППИ на высоких скоростях (при высоком пиксел клоке) то шина забита настолько, что любое обращение ядра к памяти рвет видео поток.

Если делать ДМА в L1, а потом L1 в PPI, то все хорошо, СДРАМ входит в BURST, и при этом занято где-то 25% шины

В 54х семействе есть фифо перед каждым входом пиксел композитора и после него.

Так вопрос в чем: эти фифо помогают уменьшению нагрузки на шину, за счет того, что ддр входит в BURST ?

Там ведь глубина фифо не такая уж и большая.

[boombox 0]

РФ900

 

Они от температуры зависят.

 

Да есть такие у нас камеры.

 

А каким образом зависит время от температуры. Может подскажете где посмотреть?

[vik0 0]

Интересует загрузка внешней шины на высоком разрешении 800х600, 1024х768 где пиксел клок 40 МГц и 65 МГц

У меня получалось вводить данные на 55 МГц (реальный поток ~40 МБ/с), выводить на 27 (~20 МБ/с) и гонять данные между DDR и L1 (~60 МБ/с). При увеличении входного потока, начинались проблемы. При этом я специально складывал все данные в один(!) банк DDR и не использовал urgent dma. Т.е. это еще совсем не предел.

НО. Ядром в SDRAM я вообще не лез.

Вы пиксел композитер использовали для получения 2 слоев? Наложение, прозрачность.

Нет, только color conversion. Использование композитора вышеописанную картину никак не меняло.

настолько, что любое обращение ядра к памяти рвет видео поток.

Вы DMA давали приоритет над ядром?

Если делать ДМА в L1, а потом L1 в PPI, то все хорошо, СДРАМ входит в BURST, и при этом занято где-то 25% шины

Так вопрос в чем: эти фифо помогают уменьшению нагрузки на шину, за счет того, что ддр входит в BURST ?

Насчет именно этих фифо не скажу, но в 54х есть еще "DDR Queue Manager", который, как обещают, "Optimize requests to the DDR controller to achieve maximum utilization of the DDR memory bus"

PS. Еще можно как-то использовать тот факт, что 54х имеют отдельную внешнюю асинхронную шину (SRAM, к примеру, прицепить).

[koljakh 0]

У меня получалось вводить данные на 55 МГц (реальный поток ~40 МБ/с), выводить на 27 (~20 МБ/с) и гонять данные между DDR и L1 (~60 МБ/с). При увеличении входного потока, начинались проблемы. При этом я специально складывал все данные в один(!) банк DDR и не использовал urgent dma. Т.е. это еще совсем не предел.

НО. Ядром в SDRAM я вообще не лез.

 

Нет, только color conversion. Использование композитора вышеописанную картину никак не меняло.

 

Вы DMA давали приоритет над ядром?

 

Насчет именно этих фифо не скажу, но в 54х есть еще "DDR Queue Manager", который, как обещают, "Optimize requests to the DDR controller to achieve maximum utilization of the DDR memory bus"

PS. Еще можно как-то использовать тот факт, что 54х имеют отдельную внешнюю асинхронную шину (SRAM, к примеру, прицепить).

 

Спасибо, ясно.

Но у нас несколько другая картина. Практически весь код находится в сдрам, да и данных дофига, тоже, а часть ДМА каналов должна иметь приоритет над ядром, я часть нет, так что я программно блокирую ядро от доступа к СДРАМ при копировании строки в L1 при помощи ДМА. А реальный поток , правда только на вывод, 82 МБ/с СДРАМ в L1, а потом L1 в PPI.

Да, и я так понял, что данные Вы складывали прямо в ДДР? Если так, использовали ли Вы управление траффиком, т.е. задавали мин число непрерывно передающихся слов?

[vik0 0]

Но у нас несколько другая картина. Практически весь код находится в сдрам,

Я бы поставил отдельную SRAM для кода (если финансы/габариты позволяют). Все-таки две независимые шины - большое преимущество, которым грех не воспользоватся.

часть ДМА каналов должна иметь приоритет над ядром, я часть нет

В 54х это решается с помощью urgent dma request (для ppi, как минимум). Попробую на следующей неделе поигратся с этим, о результатах сообщу.

Да, и я так понял, что данные Вы складывали прямо в ДДР? Если так, использовали ли Вы управление траффиком, т.е. задавали мин число непрерывно передающихся слов?

Да, прямо в DDR. Нет, управление трафиком настроено по-умолчанию.

[koljakh 0]

Я бы поставил отдельную SRAM для кода (если финансы/габариты позволяют). Все-таки две независимые шины - большое преимущество, которым грех не воспользоватся.

 

В 54х это решается с помощью urgent dma request (для ppi, как минимум). Попробую на следующей неделе поигратся с этим, о результатах сообщу.

 

Да, прямо в DDR. Нет, управление трафиком настроено по-умолчанию.

 

Ясненько, спасибо!

Да у нас 561, так что будем его бодать. Мы ушли от 2-х 533 на один 561 со всеми вытекающими...

А 548 я рассматривал как альтернативу 533 именно для видео, но время поджимало, а когда поджали габариты, то вопрос решился самим собой.

[boombox 0]

vik0. Так как зависит время setup/hold от температуры?

[vik0 0]

vik0. Так как зависит время setup/hold от температуры?

При повышении температуры уменьшается slew-rate сигнала и увеличивается время его распространения. Что, в свою очередь, и влияет на setup/hold.

http://download.micron.com/pdf/technotes/ZT09.pdf

[boombox 0]

vik0. спасибо. просмотрел.

 

Однако можно использовать память следующую:

W9812G2IB-6

IS45S32400E или IS42S32400E

 

которая правда 4Мх32, а не 8Мх32.

Изменено 17 июля, 2009 пользователем boom

[vik0 0]

Однако можно использовать память следующую:

W9812G2IB-6

IS45S32400E или IS42S32400E

А это уже интересно. Спасибо!

[boombox 0]

Может, встречали на SAMSUNG временные параметры? А то лазил, нашёл всё и диаграммы работы и описание корпусов, а вот где указаны времена так и не нашёл.

[vik0 0]

Может, встречали на SAMSUNG временные параметры? А то лазил, нашёл всё и диаграммы работы и описание корпусов, а вот где указаны времена так и не нашёл.

Кхм. Так это, в даташите вроде как есть

К примеру: http://www.samsung.com/global/system/busin...632j_rev111.pdf

[denebopetukius 0]

использование PPI в ЭМУ-консоли сведёт на нет все приемущества высокоскоростного микроконтроллера.

 

слишком много желающих поиметь шину и SDRAM.

 

и эмуляция - процесс довольно ресурсоемкий.

 

поэтому - ТОЛЬКО ДИСПЛЕЙ со ВСТРОЕННЫМ контроллером!

 

Приемущество такого подхода ещё в том, что отрисовываю картинку КОГДА ХОЧУ, не завязываясь на жёсткую синхронизацию по обновлению кадра...

 

P.S. пробовал Memory DMA в разных вариациях. Если выставить приоритет на DMA, то темп эмуляции заметно замедляется. Если приоритет выставить на Core, то темп эмуляции быстрее и такой же как при программном доступе к дисплею (со стороны CPU)

 

Зато использование DMA + SPI (аудиокодек) + буфер во внутренней RAM - очень даже помогает!

 

Но это благодаря тому, что мы не ждем посылки 32*8 бит на частоте 12 МГц (пересылка данных в кодек) - что затратно на 8000 тактов блекфина, который за это время может что-то хорошее сделать (вылезти из прерывания и отрисовать часть экрана). А просто тупо отправляем буфер в кодек через DMA