Перейти к содержанию
    

Связка Precision<->Quartus, SystemVerilog etc

заэкронированы - что это значит ?

Например, вот так:

// synthesis translate_off
`include "timescale.vh"
`include "logic_controller_pkg.vh"
// synthesis translate_on
...

Синтезатор не будет видеть эти две строки. Файлы, указанные в директивах `include, я просто включаю в проект.

вставлять в инклуд файлы

`ifndef AAAA

`define AAAA

то что должно быть один раз в CUNIT-е

`endif

 

не помогает, независимо от setup_design -all_file_cunit_scope=true

 

то есть макроопределения пресижн видимо забывает, даже если у него один cunit

Ну дык в этом, по-моему, и заключается проблема :)

Решение, повторюсь, такое:

// synthesis translate_off
`include "некий файл" 
...
// synthesis translate_on

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...