Перейти к содержанию
    

Выбор среды для рaзработки.

Кажется тут "незаметно" подменили понятия, насколько я понял, Михаил_K делал упор на схему железки(платы) а не схему RTL описания. Схему железки на языке описывать в принципе можно, но с точки зрения дальнейшей работы далее(разводка платы, настройка) будет проблематично. При работе с HDL вы опираетесь на синтезатор, котрый будет транслировать в "виртуальное железо" FPGA, а при разводке платы все детали это физические объекты с соответвующими свойствами, которые практически невозможно комментировать или генерить.

Что касается описания электрических схем в виде текста, то IMHO: цифровые логические схемы прекрасно могут быть описаны текстом, ведь и на схеме это просто прямоугольники с подписанными сигналами на пинах - такая форма очень похожа на вышеприведенный фрагмент кода. Но с текстом легче и проще работать. По сути и обоих случаях (и RTL, и электрический) вводится скорее функциональное описание, нежели именно схема как графическое представление процессов (например, эл. токов), протекающих в устройстве.

 

В случае же аналогового устройства (с транзисторами, ОУ, цепями ОС и т.д.) схема рулит именно по вышеуказанной причине - по графическому представлению куда легче соображать и понимать процессы, происходящие в устройстве, описанном схемой. С трудом представляю себе работу с текстовым нетлистом, описывающим аналоговую схему. В древние времена, например, тот же Spice имел только текстовый вход, и как щас помню, рисовали на бумажке схему, обозначали номерами узлы и вводили текстовое описание для анализа. Потом юзали OrCAD (досовый еще), который умел выдавать нетлист, съедобный для PSpice, потом MicroSim выпустила виндовую версию, где уже было удобно - был схемный редактор, из которого автоматом генерился нетлист и запускался анализ. Для чего я это вспонмил? Да, как иллюстрацию к тому, что удобно, а что не удобно в тексте.

 

Для цифровой схемы - для RTL варианта в первую очередь - схемный ввод неудобен прежде всего потому, что он очень сильно перегружен деталями реализации, тысячами связей и проч. Для понимания и соображания это все не нужно, а только мешает, загромождает представление. Поэтому тут удобнее набросать структурную/функциональную схему в хорошем графическом редакторе, приспособленном для таких дел - например, в Visio. Где вместо сотен связей указана пара стрелок от квадратика к квадратику. О чем и написал выше уважаемый des00.

 

От описания электрических цифровых схем в тексте, как правильно указал Vadim, отгораживает отсутствие стандарта - чтобы можно было таким способом вносить описание и все (люди и программы) понимали бы однозначно и без проблем это описание. Ну, и кроме того, даже при наличии такого стандарта остается вопрос по смешанным (цифро-аналоговым) схемам.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Что касается описания электрических схем в виде текста, то IMHO: цифровые логические схемы прекрасно могут быть описаны текстом, ведь и на схеме это просто прямоугольники с подписанными сигналами на пинах - такая форма очень похожа на вышеприведенный фрагмент кода. Но с текстом легче и проще работать. По сути и обоих случаях (и RTL, и электрический) вводится скорее функциональное описание, нежели именно схема как графическое представление процессов (например, эл. токов), протекающих в устройстве. ...

 

Ну не знаю что вы имеете ввиду под цифровой схемой, типа набора вентилей логики SN74?, так это вроде каменный век уже, а FPGA можно приблизительно считать а-ля аналоговым элементом с точки зрения разводки платы, пара выводов может конфигурироваться на разные стандарты ввода/ вывода, да и по ф-ции ноги FPGA многофункциональны, и это надо обозначать на схеме(а в HDL такого вроде не предусмотрено), да и треть выводов различные питания, которые требуют аналоговых техник разводки.

 

ИМХО:

Схема это грубо говоря структурное описание, преимущество схемы(если она с умом сделана) в том, что она "параллельна"(на листе сразу наглядно видно узел), а большой недостаток HDL в том, что параллельный код представляется последовательно , что "несколько" неудобно для отслеживания связей структурного описания.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

ИМХО:

Схема это грубо говоря структурное описание, преимущество схемы(если она с умом сделана) в том, что она "параллельна"(на листе сразу наглядно видно узел), а большой недостаток HDL в том, что параллельный код представляется последовательно , что "несколько" неудобно для отслеживания связей структурного описания.

 

О чем я и говорю :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

О чем я и говорю :)

Небольшое замечание.

Все выше сказанное, имелось мной ввиду для железа (плат - как физические объекты), а не к RTL, где объекты "виртуальны"(а-ля софтовые) с точки зрения разработчика ( в HDL напр. кол-во модулей или разрядность(напр. параметром, чего нет не в одной схеме) в принципе можно увеличивать до пределов ресурсов кристалла).

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Говоря о виртуальности и алясофтовости объектов RTL Вы, наверное, забыли добавить "имхо"? :)

Имхо, объекты RTL такие же физические, как и платы.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Говоря о виртуальности и алясофтовости объектов RTL Вы, наверное, забыли добавить "имхо"? :)

Имхо, объекты RTL такие же физические, как и платы.

вроде не забыл:

где объекты "виртуальны"(а-ля софтовые) с точки зрения разработчика

Я хотел сказать, что как разработчика вас не особо заботит вопрос кол-ва(напр. в точном кол-ве вентилей, напр 1000 или 1500) , а вот с железкой нужно учесть каждый вывод микросхемы.

 

Еще как пример виртуальности и софтовости: выключил питание и связи внутни FPGA пропали, причем можно загружать разные RTL функционалы в один и тот-же физический кристалл. :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Говоря о виртуальности и алясофтовости объектов RTL Вы, наверное, забыли добавить "имхо"?
А он что, от чьего-то другого имени говорит?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А он что, от чьего-то другого имени говорит?

Ну не знаю... Может от Канта, Гегеля, Фейербаха... Кто там еще... Не помню.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Ну не знаю... Может от Канта, Гегеля, Фейербаха... Кто там еще... Не помню.

ну да, они и придумали софтпроцессоры - процессоры для которых нужен софт

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добавлю 5 коп в пользу текстового описания.

В графике очень тяжело искать отличия между ревизиями проекта, а для текста есть удобные "сравнивалки".

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

а для текста есть удобные "сравнивалки"

Толку от этих сравнений, что они вам скажут?

Ревизии нужно документировать, чтоб было понятно с какой целью они делались, и это касается и исходного кода и схемы и документации в pdf итд.

Revision History - rules!.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Толку от этих сравнений, что они вам скажут?

Толку предостаточно.

 

Ревизии нужно документировать, чтоб было понятно с какой целью они делались, и это касается и исходного кода и схемы и документации в pdf итд.

Revision History - rules!.

Естественно, все это есть. Система контроля версий и все такое рулят. Но вот хотя бы когда делаешь фиксацию (commit), то для написания корректного комментария не лишне проинспектировать изменения. Вот тут-то сравнивалка и к месту - показывает разницу между последней и фиксацией и текущим состоянием. Это например. Со схемой все куда сложнее и нестандартнее.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для внешней схемотехники, имхо, лучше Altium Designer ничего нет. Там сделана классная система иерархического дизайна, где топ рисутеся в виде квадратиков со связями. Причём они теперь ввели понятие Harness, представляющие по сути шину из различных сигналов.

На определённом уровне иерархии приходишь к модулю, внутри которого стоит плиска и этот модуль можно автоматически перевести в модуль на Verilog или VHDL. Заполняешь его потом, естественно, сам :).

Более того, для любителей VHDL у них поддержана даже симуляция. Верилог, к сожалению, пока не поддерживают.

 

Подскажите, насколько сильно отличаются Active-HDL и Riviera. Насколько я понимаю, Ривьера подешевле должна быть, а у меня сейчас на плисках только очень небольшие фрагменты сделаны. Для всей моей обвески с Верилогом хватает MAX II, но симулировать в Квартусе после Active-HDL совершенно невозможно. Моделсим вызывает достаточно неприятные ассоциации. Т.е. хочется среду Алдека, но не слишком дорогую. У Active HDL тоже есть различные конфигурации (я понимаю, что у большинства здесь стоит полная бесплатная вресия ;)), может из них что-то недорогое выбрать.... :05:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...