[ZugDuk 0]

Нужно извне засинхронизировать устройство (комповую звуковушку). Для этого необходимо завести на нее мендр с частотой 22.5792 МГц. Но канал не позволяет передавать такую высокую частоту.

А если передать 5644.8 МГц, а на принимающем конце поставить ПЛИС, которая бы сделала 22.5792. Будет работать ? Или глюкодром начнется ?

Изменено 3 октября, 2008 пользователем ZugDuk

[DmitryR 0]

Если надо только учетверить частоту - то для этого существуют специальные, довольно простые и дешевые микросхемы.

[LeonY 0]

Ой бааальшой глюкодром будет :(

 

Если можете, то надо использовать что-то с PLL (Cyclone, Cyclone II, Cyclone III), если надо еще что-то в FPGA совать, или же PLL саму по себе - все это копейки стоит и позволит избежать больших проблем в будущем (например зависимость работоспособности от фаз луны :))

[ZugDuk 0]

:)

 

Если надо только учетверить частоту - то для этого существуют специальные, довольно простые и дешевые микросхемы

Можно примеры таких микрух ?

 

 

Если можете, то надо использовать что-то с PLL (Cyclone, Cyclone II, Cyclone III), если надо еще что-то в FPGA совать

Да, надо. По емкости как полторы EPM3032 примерно.

[DmitryR 0]

Можно примеры таких микрух ?

TI CDCVF25084.

[ZugDuk 0]

Спасибо!

А в соике есть что нибудь ? А то SSOP - такие мелкие лапки...

 

 

Посмотрел цены на циклоны,- не, тут не тот уровень изделия.

[Maverick_ 15]

Нужно извне засинхронизировать устройство (комповую звуковушку). Для этого необходимо завести на нее мендр с частотой 22.5792 МГц. Но канал не позволяет передавать такую высокую частоту.

А если передать 5644.8 МГц, а на принимающем конце поставить ПЛИС, которая бы сделала 22.5792. Будет работать ? Или глюкодром начнется ?

 

Вы хотите через ПЛИС пропускать сигнал с частатой 5644.8 МГц (примерно равно 5,6 ГГц)?

[khach 43]

Вообще для синхронизации кучи аналоговых источников использовали кодеки S/PDIF. У некоторых из них (например UDA1355) есть возможность выбирать, от чего синхронизировать внутреннюю тактовую частоту PLL.- от кварца, от клока АЦП, или от входа S/PDIF. Вот последнюю возможность и использовали. У всех каналов кроме выхода S/PDIF был задействован и вход, который служил для взаимной синхронизации. От входа S/PDIF синхронизировались внутренние PLL кодеков, они выдавали частоту на I2S интерфейс и тактировали АЦП синхронно. Оставался мелкий разброс момента синхронизации в пределах нескольких периодов клока, но их определяли по сдвигу фаз эталонного сигнала и учитывали в алгоритме.

[cdg 4]

Спасибо!

А в соике есть что нибудь ? А то SSOP - такие мелкие лапки...

Посмотрел цены на циклоны,- не, тут не тот уровень изделия.

Используем ICS512, проблем нету, дополнительный плюс в том что это дискретно-управляемый PLL т.е. можно умножать на 2, 3, 4, 5, 6, 8...... средняя цена 3$

[ZugDuk 0]

Спасибо. Эта микруха думаю подойдет. Хорошо, что она бывает проездом в Питерских магазинах.