[bullit 0]

Доброго времени суток всем!

Сразу скажу, что с АРМами, дела не имел, поэтому ориентируюсь плохо.

 

Стоит следующая задача:

1) есть 2 АЦП AD7980. (1 MSPS, 16 бит, SPI) Время готовности данных = до 720 нс - макс.

2) необходимо каждые 2 мкс опрашивать обе АЦП (одновременно или со сдвигом 1 мкс), в течении ~2( и до 16) мс.

3) как вариант uC выбрал LPC2194(2294)/01 (на 125 градусов)

т.е. если запустить одновременно оба АЦП, то есть 1280 нс на получение данных с обоих АЦП на два SPI.

1280 нс / (16+1)= 13 МГц с копейками (!) клок. Не маленькая скорость.

 

Выбрал я LPC2194(2294) из-за АРМ (охота его освоить) и температуры применения 125 град. Тем более /01 могут работать и с 16 бит данных SPI.

Вот думаю, можно ли использовать оба модуля SPI одновременно?

В мануале:

In Master mode, this register must be an even number greater than or equal to 8.

Violations of this can result in unpredictable behavior. The SPI SCK rate may be

calculated as: PCLK / SnSPCCR value. The PCLK rate is CCLK /APB divider rate as

determined by the APBDIV register contents (see Table 6–76).

Но что-то дальше теряется мысль... какова максимальная скорость SPI клока?

 

Я вижу картину так:

1) запускаем конвертирование обоих АЦП

2) разрешаем внешнее прерывания на выход SDO АЦП (см. даташит стр. 18 или 20)

3) как только пришло прерывание (без разницы от первого или второго), запускаем SPI

4) ждём прерывание от второго АЦП

5) ждем прерывание на "готовность" данных по SPI - т.е. прерывание на то что данные пришли.

6) записываем в память

7) таймер с переодичностью 2 мкс запускает преобразования.

Можно ли реализовать такой алгоритм?

 

Полученные данные обрабатывать не нужно. Просто по запросу передать по UARTу.

 

PS реализацию на PIC обсуждалось здесь, но скорость 10 МГц мне мало...

 

Заранее большое спасибо.

AD7980.pdf

[alliv 0]

ну так даташит смотрите, сколько максимальная частота SPI может быть в этом чипе, а также сколько AD7980 держит.

 

The SPI SCK rate may be calculated as: PCLK / SnSPCCR value.

 

мне кажется так:

 

минимальное значение делителя SPCCR для мастер мода =2.

таким образом, вам надо, чтобы PCLK был минимум 30мГц, (чтобы частота SPI 15мГц) то есть для делителя APB=1 надо внешний кварцевый резонатор иметь 30мГц, что НЕ совсем рекомендуется для кристаллов LPC21xx (10-25мГц входной кварцевый резонатор рекомендован, но можно и 30) (я лично не пробовал больше 20)

 

таким образом имхо вроде как всё проходит.

Изменено 18 сентября, 2008 пользователем avva

[vesago 0]

Наверное по SPI с данным чипом вам трудно будет выжать крутую скорость. Мегагерц 8 в среднем порядок если память не изменяет.

[Alex03 0]

60/8=7.5МГц максимум частота для SPI.

Если остановитесь именно на этих процах (они в линейке LPC довольно старые и дорогие) то не зубудте про обязательное подтягивание slave select для каждого SPI.

В более новых есть более шустрые SSP

[esaulenka 7]

минимальное значение делителя SPCCR для мастер мода =2.

Странно. А вот тут написано другое...

In Master mode, this register must be an even number greater than or equal to 8.

Итого: SPI у филипсов небыстрый. Весьма небыстрый...

У меня под рукой нету даташитов на 2194 - там есть пара SSP ? Тот же SPI, но в 4 раза быстрее и с небольшим FIFO.

 

 

надо внешний кварцевый резонатор иметь 30мГц

Или надо научиться пользоваться PLL'ем.

[bullit 0]

SSP всего один. А потянет он 25 МГц? Чтоб на него два последовательно (см даташит) АЦП посадить?

Скорость SPI как я понял не может быть выше 60/8 = 7,5 МГц.

 

Походу надо смотреть в сторону АЦП с паралельным выходом. Что не есть гут.

[alliv 0]

Bullit, извините, я в прошлом сообщении ступил и ввёл вас в заблуждение, esaulenka и Alex03 абсолютно правы, максимальная частота на шине pclk 60мГц, а делитель минимальный для мастера SPI составляет 8 (в отличие от режима для чипа, в котором есть SSP, здесь действительно 2 минимум).

Изменено 19 сентября, 2008 пользователем avva

[bullit 0]

Да не чего страшного, я всё равно уже разобрался в SPI, а вот SSP.

Остаётся тока узнать что такое SSP, и можно ли его юзать по рисунку 42, страница 22 (только в моём случае это 2 АЦП, а не три).

 

По расчётам получается, что для получение данных у меня скорость должна быть порядка (1280 нс/34..35)= 26..27 МГц. С учётом того что SSP работает на половине частоты pclk, то получается что хватит.

[esaulenka 7]

Остаётся тока узнать что такое SSP, и можно ли его юзать по рисунку 42, страница 22 (только в моём случае это 2 АЦП, а не три).

Не могу сообразить, как покрасивее сбрасывать busy indicator. SPI не предназначен для однократного дерганья ноги Clk.

 

Вариант на рис.39 попроще.

И скорость (1280 / 32) с чуть большим запасом :)

 

смотри:

запускаем таймер, запускаем преобразование.

-через 720 наносекунд - прерывание от таймера, запускаем чтение 2 слов из АЦП

-через 2000 наносекунд - прерывание от таймера. настроить сброс таймера в этом прерывании

запускаем преобразование

разбираем данные

[bullit 0]

Бизи будем вайлом ждать. Если конечно из-за тормозов не проглядим старший бит.

затем... всё на приложенном рисунке описано...

 

Канает такой вариант?

 

Хотя Ваш вариант тоже неплох.

 

Но какой выбрать.....

[esaulenka 7]

Вариант на рисунке не нравится.

Просто потому, что я не знаю, как обеспечить постоянный клок. И как обеспечить старт приёма с определённого момента, тоже не знаю.

 

Разве что внешний клок, SSP в режиме SPI slave, и запускать его, когда потребуется. Но как не пропустить начало, непонятно.

 

Мой вариант проще :)

[bullit 0]

Я вот что-то недопонимаю: можно ли клок включить "мгновенно"? Т.е. пришло прирывание, и запускаем клок и принимаем битики. Каких-то особых требований к времени запуска я не видел в доках.