[Vokchap 0]

В описании входных портов параметризованных функций (lpm_shiftreg, lpm_counter ...) часто стоит такая фраза:

 

The ХХХ signal affects the q[] outputs before polarity is applied to the ports.

Правильный перевод конца предложения как звучит (polarity)?

[Harbour 0]

имеется ввиду любой сигнал - данный порт судя по всему имеет ассинхронную семантику, в то время как q[] изменяется синхронно

[sazh 3]

В описании входных портов параметризованных функций (lpm_shiftreg, lpm_counter ...) часто стоит такая фраза:

Правильный перевод конца предложения как звучит (polarity)?

 

Так как q[] этоо выходной порт, фраза эта звучит везде, где используется как синхронная так и асинхронная установка данных на выходных портах согласно указанных параметров в мегафункции, речь скорее всего о приоритетности.

[AlexZabr 0]

А может имеется ввиду то что сигналы XXX влияют на выход q[] до того как их (сигналов) I/O type определен ? т.е. In или Out ?

Т.е. возможное предуплеждение о непредсказуемой ситуации на выходах в момент например power-up пока I/O чипа не установились в заданные кодом/defaultом In/Out определения ?

Это можно представить как например при включении системы, на пинах сигналов ХХХ существуют потенциалы. Наприяжение питания растет но еще не стабилизировалось на нимимально-нужной величине, посему определения I/O type могут быть либо default либо неопределны. В этот момент времени они например могут быть как In и повлиять на выходы, тогда как их заданное определение кодом как Out войдет в силу как только напряжение питания стабилизируется.

[Vokchap 0]

Честно говоря, я так ничего и не понял.

Такую фразу вставляют только в описании входов синхронного/асинхронного сброса/установки выходного порта. Вряд-ли тут что-то связано с питанием или его нарастанием.

Что такое "polarity"? Полярность? В каком смысле? :)

[Vokchap 0]

Все точки над Ё поставят в следующей версии.

Без комментариев.

 

Thanks Robin,

However Synchronous port signal is not immediately influences q[] output but only with the clock edge if I do not need to care about the front of transition on Synchronous port.

Then I do not understand the first Yva's comment: "You could just understand it with before the port state being at 1 or 0 completely, the XXX signal has affected the q[] output."

QII help comments for the Synchronous ports of storage megafunctions contain description "The sset/sclr signal affects the q[] outputs before polarity is applied to the ports" as well as for the Asynchronous port signals. Descriptions are the same, but behaviour is different?

Hi Aleksey,

For Sync. ports, the description of "The sset/sclr signal affects the q[] outputs before polarity is applied to the ports" is not fully accrurate. It should means the setup/hold timing margin is calculated before the polarity is applied.

Let me double check it with the document developer.

Anyway, are you facing any issues in your design?

 

Thanks,

Robin

Hello Robin,

There are no any problems with design, thanks for care.

Simply Russian engineers wish to understand the train of thought at the Californian colleagues :-)

Hi Aleksey,

I got update from the document developer. The description of "The sset/sclr signal affects the q[] outputs before polarity is applied to the ports" should be removed from the Quartus help in the next version.

Thanks for your kind feedback.

Have a nice day.

 

Regards,

Robin