[alx_12 0]

Посоветуйте какую-нибудь софтину для быстрого и приятного создания тестбенчей на VHDL. Типа VHDL бенчера. :)

[vetal 0]

notepad, programmers notepad, gedit... если энтузиазъма много - можно редактором vi пользоваться.

 

Для тестирования модулей на hdl графическим заданием тестовых последовательностей пользуются только для простых модулей. для сложных модулей пишутся сложные тестирующие воздействия(часто с обратными связями).

[cioma 0]

Текстовый редактор - лучший VHDL бенчер ;)

Возможно в Mentor HDL Designer что-то такое есть.

[alx_12 0]

notepad, programmers notepad, gedit... если энтузиазъма много - можно редактором vi пользоваться.

 

Для тестирования модулей на hdl графическим заданием тестовых последовательностей пользуются только для простых модулей. для сложных модулей пишутся сложные тестирующие воздействия(часто с обратными связями).

 

Вы хотите сказать что специальных редакторов ориентированных на создание VHDL-тестбенчей не существует? :05:

[hitower1 0]

lex_84 более или менее заточенные для этого дела редакторы мне встречались в продуктах Mentor и Aldec.Кроме того в продуктах этих фирм есть возможность создания тестов с помощью визардов что существенно сокращает время написания теста

[vetal 0]

Вы хотите сказать что специальных редакторов ориентированных на создание VHDL-тестбенчей не существует?

Есть для создания простых тестов программы типа waveformer(см. первую ссылку google), но они больше нужны для документирования временных диаграмм. Пишите тест на vhdl - сэкономите кучу времени и нервов!

[alx_12 0]

Есть для создания простых тестов программы типа waveformer(см. первую ссылку google), но они больше нужны для документирования временных диаграмм. Пишите тест на vhdl - сэкономите кучу времени и нервов!

У xilinx есть программа HDL-Bencher, в Active HDL вроде есть подобная, а еще существуют такие проги?

[des00 25]

lex_84 более или менее заточенные для этого дела редакторы мне встречались в продуктах Mentor и Aldec.Кроме того в продуктах этих фирм есть возможность создания тестов с помощью визардов что существенно сокращает время написания теста

 

Извините, если вам не сложно раскройте пожалуйста термин "существенно сокращает". Что это в вашем понятии.

 

Все что они делают так это декларируют пустой модуль и вставляют инстанс uut с сигналами ?

 

Не знаю у кого как, у меня на это уходит, секунд 30 в слике, для систем верилога . Гораздо больше времени уходит на разработку классов драйверов, агентов, мониторов, скоребордов и на увязку всего это го в enviroment

 

:))

 

по сабжу лучший софт для вашей цели : любимый текстовый редактор

 

Удачи !!!

[oval 0]

Если говорить о средствах создания графических тестбэнчей, то можно посмотреть в сторону средств от компании SynaptiCAD. Правда некоторое время уйдет на освоение... Как уже говорилось выше, в HDL Designer от Mentor Graphics есть достаточно удобные средства создания тестбэнчей.

[AlexZabr 0]

В среде Латтиса (ispLever) есть генератов VHDL testbench template под конкретный )загруженный на данный момент) проэкт. Он сам создает формальную оболочку testbenchа, что остается это заполнить функциональную часть в любом текстовом редакторе.

Ессно тоже самое делается и под Верилог.

 

Наверняка что-то подобное есть и в других средах (Альтеры, Ксайлинкса и т.д.)