[fill 2]

Не хотел ввязываться в дискуссию ибо:

- нет времени

- разубеждать девушку влюбившуюся во што-то бесполезно (такова женская натура - пока сама не наступит на грабли не поймет).

 

Но раз уж ко мне обратились ...

 

Теперь по делу:

1. Мы имеем типичный случай когда человек (Жека) не научился правильно пользоваться инструментом - прочитав внимательно мой тренинг можно запомнить, что Быстрый Анализ не является моделированием, а является алгоритмом экспертной оценки - поэтому и такие большие расхождения в результатах.

Потратил свое драгоценное время и запустил нормальное (в известных пределах, т.к. всем задал одинаковые модели CMOS3.3v,01ns и input-output присвоил "от балды") моделирование для самой критичной цепи из репортов Жеки.

Результат:

Топор

NET = RFD10

Nets coupled during crosstalk simulation

=XSTXPWR, RFD8, RFD9, RFD11, N92

SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------

Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS

Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall

U96.5 U134.17 1 0.842 1.304 0.924 1.318 1.210 1.235 +0.779 -0.722 RO----X RO----X

U96.5 U80.13 1 -0.163 0.462 -0.041 0.530 0.770 0.779 -0.504 +0.525 RO----X RO----X

U134.17 U80.13 2 0.795 1.508 0.881 1.535 1.040 1.055 -0.748 +0.998 RO----X RO----X

U134.17 U96.5 2 0.937 1.521 1.046 1.562 0.970 0.991 -0.735 +1.031 RO----X RO----X

U80.13 U134.17 3 0.503 1.059 0.625 1.073 1.131 1.150 +0.794 -0.705 RO----X RO----X

U80.13 U96.5 3 -0.285 0.224 -0.204 1.650 1.017 1.054 +0.686 +0.647 RO----X RO-M-NX

 

Спектра:

NET = RFD10

Nets coupled during crosstalk simulation

=XSTXPWR, TFDONE, N13, ORIGRQ, FCHIPDIV4M, $18N9, $15N557

SIGNAL-INTEGRITY SIMULATION RESULTS -------------------------------

Driver Receiver Rnd Rise Delay(ns) Fall Delay(ns) Overshoot(V) Crosstalk(V) ERROR FLAGS

Device.Pin Device.Pin Rbn Min Max Min Max rise fall rise fall rise fall

U80.13 U134.17 1 1.488 1.957 1.571 1.957 1.198 1.220 -0.749 +0.938 RO----X RO----X

U80.13 U96.5 1 -0.083 0.537 0.028 0.579 0.778 0.786 +0.561 -0.578 RO----X RO----X

U134.17 U80.13 2 1.557 2.122 1.654 2.164 1.239 0.978 +1.239 +1.035 RO----X RO----X

U134.17 U96.5 2 1.351 2.122 1.447 2.177 1.021 1.039 -0.796 +0.833 RO----X RO----X

U96.5 U134.17 3 1.061 1.626 1.185 1.654 1.127 1.140 +0.770 -0.718 RO----X RO----X

U96.5 U80.13 3 -0.220 0.282 -0.138 1.918 1.056 1.091 +0.054 -0.055 RO----X RO-M-NX

 

Просуммируйте отмеченные цифры и поймете, что результаты наводки в двух трассировках довольно близки.

Вывод можете сделать сами и он сильно отличается от господ продвигающих Топор как панацею.

 

2. Даю вводную тем кто не понимает, чем отличаются программы имеющие поддержку высокоскоростных плат и не имеющую таковую. Возмите топологию топора и попробуйте в нем (или где-то еще) сделать так чтобы все цепи не превышали указанную вами наводку (у Жеки стоит 10mV).

Для тех кто не понимает в чем трудность:

- вы не знаете где и как надо двигать и где не надо

- отодвигая один сегмент от одной трассы вы неизбежно придвигаете его к другой, т.е. пытаясь решить одну проблему можете получить несколько новых - наверно данный процесс понравиться любителям садо-мазо (долго можно помучится) :yeah:

 

Результаты спектры я могу при желании исправить в Expedition - сформулирую правила, нажму на кнопку и система сама где надо раздвинет (не трогая там где не надо). Т.к. работа идет с параллельными сегментами.

 

Все, попрошу больше меня не беспокоить по пустякам.

Искренне ваш, Александр Филиппов. :)

[bigor 0]

Вручную так мало кто будет разводить из-за лени и/или недостатка времени. Станет ли так же раздвигать пучок в промежутке между препятствиями Спектра и пр. - не знаю, но о-о-очень сильно сомневаюсь.

А нужно ли?

Может ли быть преимуществом то, что не нужно?

[Oblivion 0]

- нет времени

Потратил свое драгоценное время

Все, попрошу больше меня не беспокоить по пустякам.

 

Куда же Вы, о великий гуру! Ладно, придется заочно разбираться

1. Зачем нужен такой кривой и глючный экспресс-анализ в Hyperlynx ? Если он расходится с подробным моделированием на порядки :07: Насколько я помню тренинги, рекомендуемый порядок работы такой - запустить экспресс-анализ для всей платы, найти критичные цепи, затем для них уже проводить подробное моделирование. Делать его для всей платы - мазохизм тот еще, ибо ресурсов жрет немало.

Что же за продукт Вы продвигаете, fill ?

2. Приведите плиз свои исходные параметры для моделирования. У меня получились совсем другие, так как Вы делали от своей балды, а я от своей

3. Мучиться с раздвижкой цепей придется как раз Вам. В реально плотной топологии ни Спектра, ни Ваш автороутер Expedition ничего по нажатию кнопки не раздвинет, потому что упрется в соседние переходные отверстия и другие препятствия. К тому же, если верить экспресс-анализу, двигать Вам нужно в несколько раз большее число цепей, и на большие расстояния.

 

Что касается Simulation-Driven Routing, мы над ним работаем. Так что скоро крыть Вам будет нечем ;)

[fill 2]

Куда же Вы, о великий гуру! Ладно, придется заочно разбираться

1. Зачем нужен такой кривой и глючный экспресс-анализ в Hyperlynx ? Если он расходится с подробным моделированием на порядки :07: Насколько я помню тренинги, рекомендуемый порядок работы такой - запустить экспресс-анализ для всей платы, найти критичные цепи, затем для них уже проводить подробное моделирование. Делать его для всей платы - мазохизм тот еще, ибо ресурсов жрет немало.

Что же за продукт Вы продвигаете, fill ?

2. Приведите плиз свои исходные параметры для моделирования. У меня получились совсем другие, так как Вы делали от своей балды, а я от своей

3. Мучиться с раздвижкой цепей придется как раз Вам. В реально плотной топологии ни Спектра, ни Ваш автороутер Expedition ничего по нажатию кнопки не раздвинет, потому что упрется в соседние переходные отверстия и другие препятствия. К тому же, если верить экспресс-анализу, двигать Вам нужно в несколько раз большее число цепей, и на большие расстояния.

 

Что касается Simulation-Driven Routing, мы над ним работаем. Так что скоро крыть Вам будет нечем ;)

 

1. На то он и экспресс - Быстро ищутся параллельные сегменты и выдается суммарный отчет. Для большинства "не топорных" плат - это близко к искомому.

2. Приложил - хотя не понятно зачем - если вы замахиваетесь на сложные задачи, могли бы элементарное и сами сделать.

3. Я привел точные значения и согласно им мучится придется везде (если не побеспокоится о грамотно поставленной задаче заранее - до разводки) при этом как я уже указал, в случае с параллельной разводкой система может помочь в решении, в случае топора ее нет.

 

Если не в курсе - у ментора уже давно есть Simulation-Driven Routing - ICX_Synthesizer ;)

Так что "флаг вам в руки" - сделаете - посмотрим.

[Yuri Potapoff 0]

Что касается Simulation-Driven Routing, мы над ним работаем. Так что скоро крыть Вам будет нечем ;)

 

Если не секрет, чем собираетесь симулировать?

[=AK= 12]

Может ли быть преимуществом то, что не нужно?

На показанном фрагменте перекрестные помехи между проводами в пучке меньше, чем в пучке параллельных проводов, проходящих между теми же препятствиями. Если вам не нужны платы с малым уровнем перекрестных помех, то для вас, конечно, это не будет преимуществом.

 

чем отличаются программы имеющие поддержку высокоскоростных плат и не имеющую таковую

1. Ценой

2. Временем, потраченным на освоение. То есть, опять же ценой.

[Гость orthodox]

Прекрасная иллюстрация преимуществ ТопоР-а. Вручную так мало кто будет разводить из-за лени и/или недостатка времени. Станет ли так же раздвигать пучок в промежутке между препятствиями Спектра и пр. - не знаю, но о-о-очень сильно сомневаюсь.

 

В таких, как на этой картинке, ситуациях - есть еще одно преимущество у Топора - если авторутер "не с той стороны" обошел препятствие, то в режиме интерактивной "ручной" доводки надо просто указать, с какщй стороны надо. Например, на указанной картинке если захотелось перебросить часть проводников , идущих ниже площадки 26, выше нее - достаточно просто перетащить один сегмент или угол выше центра площадки, и весь проводник уложится по новому каналу с соблюдением зазоров и пр. .

 

То есть, просто указать другой канал и не думать, как его там уложить. Я таки по прежнему не думаю, что даже самый продвинутый автомат полностью заменит человека - то есть, может, и заменит. Но обьяснять надо будет настолько долго - что лучше руками сделать. Потому лично мне эта возможность очень понравилась(помогала).

 

для справки повторяю ссылку из №59 от Yuri Potapoff

http://electronix.ru/forum/index.php?act=A...st&id=21761

[Oblivion 0]

1. На то он и экспресс - Быстро ищутся параллельные сегменты и выдается суммарный отчет. Для большинства "не топорных" плат - это близко к искомому.

Вообще-то я выше проводил опыт - сделал "платы" с двумя НЕпараллельными сегментами, ориентированными под разными углами. Экспресс находил для них конкретные значения наводок.

2. Приложил - хотя не понятно зачем - если вы замахиваетесь на сложные задачи, могли бы элементарное и сами сделать.

Спасибо :a14: только у меня нет библиотеки tech.mod

И здесь возникает другой вопрос. Разная форма представления результата в экспресс-анализе и детальной симуляции. Как преобразовать сумму 2-х сильнейших агрессоров в Rise/Fall Crosstalk между парами пинов?

Если не в курсе - у ментора уже давно есть Simulation-Driven Routing - ICX_Synthesizer ;)

В курсе, в курсе. А где можно ознакомиться с отзывами о практическом использовании этой штуки?

[fill 2]

Для показа реальных значений надо моделировать, а не прикидывать.

Хотя я и понимаю почему были показаны оценочные результаты (черный пиар однако - авось не станут разбираться в сути). Хотя тут удивляться не приходится, достаточно проследить все дискуссии затеянные скрытыми и явными членами топорной команды.

 

Стандартная библиотека в HL7.7. Можете заменить на easy - это не принципиально.

 

Ну раз пиар, так пиар:

http://www.mentor.com/products/pcb/expedit...ccess_story.pdf

[Uladzimir 68]

Ну раз пиар, так пиар:

http://www.mentor.com/products/pcb/expedit...ccess_story.pdf

ну вот открыл посмотрел, обед испорчен. Слюни потекли не по назначению :( Какой тут топор.

Сори за флем

[AlexandrY 3]

Плату говорите развели круто.. Посмотрим..

 

Вот размещение на плате которую вы трассировали:

 

На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного.

Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.

Максимальная частота на которой там обозначены сигналы - 14 МГц.

 

Никаких правил ни электирических, ни технологических, ни целостности сигналов в пректе задано не было.

Скажем -12 V шли с зазором 0.13 по отношению к куче сигнальных проводников.

Или 14 МГц идущие на процессор шли с минимальным зазором с сигналом +12..-12 V с внешнего RS232 интерфейса. Процу ясно смерть после первого включения.

 

Переходные меняют референсный слой как хотят, никакой системы шин, контроля возвратных токов, доменов питания вообще нет.

 

Поскольку во всех слоях ширина проводников одинаковая, то очевидно о волновых сопротивлениях авторы тоже не подозревают.

 

Плата мертва как на высоких частотах так а на низких.

 

Т.е. игра без правил.

Зачем спрашивается проверять кростолки на плате по всем критериям мертвой?

Типа мы делаем мертвецов разных типов: с минимумом переходных, с минимумом кростолков...

 

Загляните в раздел про ARM-ы.

Он уже скоро обгонит раздел AVR.

Там меньше чем на 50 МГц процы уже никто не обсуждает.

Внешние шины на 48 и выше МГц.

HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.

И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

 

Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

 

 

Приветствую всех.

Исходная плата имеет следующие параметры - 1095 цепей, 979 элементов, 285х132 мм, проводник-зазор 0.13-0.13 мм, 4 сигнальных слоя и 2 слоя питания.

Плата была разведена в Спектре и TopoR 4.1, после чего 2 топологии промоделированы в HyperLynx 7.1

Вид моделирования - Quick analysis, Show crosstalk strength estimates. Параметры стэкапа и характеристики пинов для обеих топологий одинаковые.

На выходе получили такие 2 отчета (см. приложение)

 

Как их можно прокомментировать? У Спектры ситуация с наводками отвратительная, 1.2V максимум. Топоровская топология не дает ни одного превышения над 100mV.

Интересно послушать ваше мнение на этот счет

[Гость orthodox]

Плату говорите развели круто.. Посмотрим..

Казалось бы, предупреждают о начале крутого обc...алова

в стиле кунг-фу "танец слона на утятах" .....

 

Разговор обещает быть серьезным - судя по сайту автора http://aly.ogmis.lt/ -

автор- серьезный профессионал и знает, о чем говорит.

 

 

И действительно:

 

На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного.

Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.

 

Процу ясно смерть после первого включения.

 

Переходные меняют референсный слой как хотят, никакой системы шин, контроля возвратных токов, доменов питания вообще нет.

И еще круче:

... очевидно о волновых сопротивлениях авторы тоже не подозревают....

И еще:

Плата мертва как на высоких частотах так а на низких.

 

А резюме, казалось бы, убеждает в полном негативизме автора и его настрое на атаку и обесценивание:

Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

 

Но таков стиль автора! За этими не по мужски резкими высказываниями кроется конструктивизм и желание помочь обратной связью. А что еще, кроме обратной связи, ценится разработчикмми? Уж во всяком случае, не продажи - это дело маркетологов, а разработчик программы - такой же инженер по сути.

 

 

Вот, например:

Загляните в раздел про ARM-ы.

Он уже скоро обгонит раздел AVR.

Там меньше чем на 50 МГц процы уже никто не обсуждает.

Внешние шины на 48 и выше МГц.

HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.

И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

И это только то, что выделено, но если внимательно прочитать пост - можно и еще набрать полезных советов.

 

 

И это все, конечно, радостно. Потому что чем острее обс......ние, тем, значит , в правильном направлении идете, товарищи (с). Имеете, значит, креатив.

 

Судя по скорости работы над Топором, указанные фичи будут введены достаточно быстро и безглючно (до сих пор было так, что радовало)...

... и подобные обсуждения станут еще острее, уже не на ножах, а на МБР вероятно....

 

...Чем-то мне Топор как продукт напоминает печально известный FontChameleon от Ares. Хотелось бы, чтобы он избежал его участи... тогда Adobe не только выкупила саму фирму и ее продукты, но и на интернет аукционах выкупали копии, и несколько лет делали все, чтобы уничтожить всякое воспоминание о Cham-e (в открытую, забыв о лице фирмы Adobe)... А ведь это была лишь первая версия, с проблемами (с буквой "м", в частности).... Креатив есть креатив...

 

Авторы, я просто хочу чтобы Вы понимали такого рода "как бы наезды" - правильно. А именно перевод такой: "Автор, пиши еще!". Как бы при этом не комментировал "наезд" сам "наезжающий" ...

 

PS

обс.....ние = обсуждение (сокр.)

обc...алова=обсуждалова (жарг.)

[Oblivion 0]

Плату говорите развели круто.. Посмотрим..

...

Т.е. TOPOR все тот же абсолютно морально устаревший продукт.

 

Для особо одаренных - изначально эта плата в Спектровской разводке была выложена здесь как бенчмарк. То есть для демонстрации способностей автотрассировщика. Мы ее взяли и сделали свой бенчмарк. Не было задачи получить готовое изделие. Это понятно?

 

Топор не заменяет конструктору мозги и интуицию. Конструктор по-прежнему должен думать о грамотной компоновке и задании правил трассировки для LVDS, UART, Ethernet, DDR, WiFi, CD, MP3, КГБ, ЦРУ и ЕКЛМН. Мы в меру сил работаем над обеспечением конструктора нужными для этого инструментами.

И очень приветствуем конструктивную критику.

 

 

Для показа реальных значений надо моделировать, а не прикидывать.

Правильно! а ЧТО нужно моделировать? Всю плату - застрелиться легче, если она крупная. Значит не всю плату, а некое подмножество цепей. А как его определить?

С помощью экспресс-анализа, тренинги рулят :)

А что делать, если детальное моделирование и экспресс-анализ дают принципиально разные результаты?

 

Ну раз пиар, так пиар:

http://www.mentor.com/products/pcb/expedit...ccess_story.pdf

Пиар вещь хорошая, но меня интересовали реальные мнения живых людей - как ICX Синтезатор работает на плотных топологиях, насколько сильно замедляется разводка при его использовании и т.п.

Кого сейчас удивишь абстрактным пиаром.

Изменено 7 июня, 2008 пользователем Жека

[=AK= 12]

На плате нет ни Etherneta, ни DDR, ни USB, ни BGA. Вообщем ничего современного. Ни диф.цепей, ни тюнингированных по задержкам, ни тюнингированных по волновому сопротивлению.

Максимальная частота на которой там обозначены сигналы - 14 МГц.

Угу. И все же, какие у вас основания (помимо эмоций) называть ее "несовременной"?

 

Вот, например мой нынешний проект, который сейчас в стадии предварительной разработки. На плате есть Ethernet, но всего 100 МГц. Никакого желания гонять его по всей плате у меня, ессно, нет. Поставлю чип поближе к разъему, разъем возьму комбинированный, с трансами. Не вижу причин, почему бы мне пришлось сильно париться с Ethernet-ом. Кроме того, на плате есть HS USB, два канала. Исходя из имеющегося опыта работы с HS USB, опять же, не вижу проблем. Да, надо будет проложить две дифф. пары с нужным мне волновым 90 Ом. Нет, я в любом случае не стану доверять авторазводчику выбор ширины дорожек и расстояния, а задам их сам. Более того, лишний раз уточню эти параметры с изготовителем ПП. А проложу эти две пары вручную, после чего мог бы их зафиксировать и выдать авторазводчику как данность, чтобы он их не трогал. Да, у меня на плате стоит Циклон-3 в BGA. Справился бы с ним ТопоР - не знаю. Если бы не справился, я бы вручную сделал fun-out, после чего он скорее всего справился бы.

 

Вот вы про 14 МГц так презрительно. А у меня, например, есть возможность выбрать между двумя USB-шными чипами. Один более старый, ему требуется клок 48 МГц. А другой более современный, улучшенный, он может работать или от 48 МГц, или от 12 МГц. Конечно, я поставлю второй, современный. Зачем мне старье, зачем мне геморрой?

 

Никаких правил ни электирических, ни технологических, ни целостности сигналов в пректе задано не было.

Есть у меня такое чувство, что время, затраченное на задание этих правил (с учетом времени, затраченного на изучение того, как их надо задавать), не окупилось бы.

 

Скажем -12 V шли с зазором 0.13 по отношению к куче сигнальных проводников.

А что в этом криминального, просветите?

 

Или 14 МГц идущие на процессор шли с минимальным зазором с сигналом +12..-12 V с внешнего RS232 интерфейса. Процу ясно смерть после первого включения.

Почему "процу смерть"? Я этого тоже не понимаю.

 

Вообще же правило простое: критические цепи "отдавать на самотек" нельзя, их должен прокладывать разработчик. Однако никакого отношения к приведенному примеру разводки это правило не имеет, т.к. в там дается не пример "правильной платы", а пример использования инструмента. Который (пример) не обязан быть практичным.

 

Загляните в раздел про ARM-ы.

Он уже скоро обгонит раздел AVR.

Там меньше чем на 50 МГц процы уже никто не обсуждает.

Внешние шины на 48 и выше МГц.

HS USB - 480 МГц, Ethernet - 100 МГц, DDR - 133 и выше МГц,SDIO - 25 и более МГц, ZigBee, Wi-Fi, wireless USB - 2.4 ГГц, несчастный UART уже выводится на 2.5 МГц.

Вы напрасно сваливаете все в одну кучу. Особенно забавно видеть рядом 2.4 ГГц и 2.5 МГц. Причем, эти несчастные 2.5 МГц, кажется, тоже служат аргументом "против ТопоР-а"?

 

И всему этому хозяйству нужны соглассованные по волновому сопротивлению линии.

Не являясь специалистом по АРМ-ам, очень удивляюсь, зачем мелким АРМ-ам могут понадобиться согласованные по волновому сопротивлению линии? Они что, умеют дрыгать ногами с частотой 50-100 МГц? Или у них на чипе стоит Ethernet PHY? Что-то не встречал пока, даже у старших АРМов видел только MAC, а ему согласованные линии ни к чему. Или, может, у них на чипе стоит HS USB? Тоже не могу припомнить, поголовно все FS USB, которому, при его 12 МГц, согласованное волновое не нужно.

 

Да, ядра ARM-ов работают на высоких частотах. Но ПП об этом не знает и никогда не узнает. Единственное, что им нужно - надежная земля и развязывающие кондеры близко к ногам.

 

А Zigbee в качестве аргумента вам уж и вовсе не надо было приводить. Нет там ничего, что надо было бы разводить авторазводчиком. Все ВЧ цепи настолько мизерны, а требования к ним настолько специфичны, что надо быть совсем уж "в танке", чтобы тратить время на то, чтобы задавать правила их разводки авторазводчику, вместо того, чтобы развести их вручную. :(

 

Вообще же, вопрос философский и интересный. По сути, вы утверждаете, что современные ПП все больше используют "высокие частоты" - согласованные линии, высокие тактовые, и т.п., и что тренд будет сохраняться. Я же, в качестве контраргумента, скажу, что тренд этот мнимый, и вызван он недостаточной степенью интеграции чипов, и только. Все (или почти все) "высокие частоты" в современных чипах находятся внутри кристалла и наружу, на ПП не выходят, и (за редким исключением) не должны выходить. Количество этих "исключений" мало и, в силу этого, может успешно обрабатываться вручную.

 

Полагаю, что если у вас платы очень "высокочастотные", то это значит, что вы используете чипсеты, недостаточно "зрелые" для вашей области. Скорей всего область у вас новая и "горячая", т.е. довольно маргинальная и не считающая деньги. Рано или поздно она "созреет", и тогда все "высокочастотные" цепи уйдут внутрь чипсетов. :)

[AlexandrY 3]

Вы точно угадали интонацию, я пытаюсь дать конструктивную обратную связь.

 

В ближайшей перспективе я думаю автоматическая трассировка будет играть еще большую роль чем сейчас.

Многослойки дешевеют, правила трассировки все более формализуются.

Места для творчества в трассировке все меньше.

Берешь какую нибудь 12-и слойную плату на которой стоит 400-600 МГц проц.

Проект выполнен с применением Allegro PCB SI, череда серых унылых окон.

Сотни правил для SI. Почти все сделано на автомате.

Там на слоях по пару десятков проводников, места остается море.

Но народ упорно делает в 12-и слоях, ему главное упростить жизнь, а не сэкономить слои.

 

Для DDR3 вообще созданы паттерны трассировки от модулей до проца и от которых нельзя отклоняться.

 

А вот другой 'use case', как говориться.

 

Скажем у нас масса работы с трассировкой GSM модулей.

Их трассируют вообщем и не инжинеры-электронщики и не проффесиональные трассировщики, а ребята просто назначенные делать проект с этими модулями.

 

Элементы 0204, все помещается на 2-х см2, есть планировка слоев от оригинального разработчика и схема расположения ключевых компонентов и все.

Здесь трассировка идет от балды, чем более автоматизирована тем лучше,

Кривые дороги так кривые их там все равно никто не увидит в 12-и слоях, а наружные либо сплошная металлизация либо все закрыто чипами которые бок к боку стоят.

Но ребята просто помешаны на удобстве среды разработки.

Чтоб в одном окне, чтоб одним кликом сверка между схемой и PCB, чтоб автоматический BOM и желательно сразу с правильными id для станка, чтоб поиск и выборка по всем мыслимым критериям, чтоб полупрозрачные окна и слои, везде всплывающая подсказка и оконтуривание по наведению курсора и т.д.

 

Вот два из направлений которые TOPOR помему-то игнорирует.

А ведь у них там вроде приказ на "инновации"

 

Или инновация в том чтобы сбить с толку конкурентов и отвлечь их ресурсы на решение ненужных задач.

Как вроде на обратное переубеждение разработчиков, что лучше использовать традиционные методы и не искать экстрима.

 

 

Казалось бы, предупреждают о начале крутого обc...алова

в стиле кунг-фу "танец слона на утятах" .....

 

Разговор обещает быть серьезным - судя по сайту автора http://aly.ogmis.lt/ -

автор- серьезный профессионал и знает, о чем говорит.

И действительно:

 

И еще круче:

 

И еще:

А резюме, казалось бы, убеждает в полном негативизме автора и его настрое на атаку и обесценивание:

Но таков стиль автора! За этими не по мужски резкими высказываниями кроется конструктивизм и желание помочь обратной связью. А что еще, кроме обратной связи, ценится разработчикмми? Уж во всяком случае, не продажи - это дело маркетологов, а разработчик программы - такой же инженер по сути.

Вот, например:

 

И это только то, что выделено, но если внимательно прочитать пост - можно и еще набрать полезных советов.

И это все, конечно, радостно. Потому что чем острее обс......ние, тем, значит , в правильном направлении идете, товарищи (с). Имеете, значит, креатив.

 

Судя по скорости работы над Топором, указанные фичи будут введены достаточно быстро и безглючно (до сих пор было так, что радовало)...

... и подобные обсуждения станут еще острее, уже не на ножах, а на МБР вероятно....

 

...Чем-то мне Топор как продукт напоминает печально известный FontChameleon от Ares. Хотелось бы, чтобы он избежал его участи... тогда Adobe не только выкупила саму фирму и ее продукты, но и на интернет аукционах выкупали копии, и несколько лет делали все, чтобы уничтожить всякое воспоминание о Cham-e (в открытую, забыв о лице фирмы Adobe)... А ведь это была лишь первая версия, с проблемами (с буквой "м", в частности).... Креатив есть креатив...

 

Авторы, я просто хочу чтобы Вы понимали такого рода "как бы наезды" - правильно. А именно перевод такой: "Автор, пиши еще!". Как бы при этом не комментировал "наезд" сам "наезжающий" ...

 

PS

обс.....ние = обсуждение (сокр.)

обc...алова=обсуждалова (жарг.)

 

 

Ха, интересный вариант движения трендов.

А я так вижу иначе.

Уже сейчас я без 3-х процессоров (uC если точнее) не обхожусь.

Чтобы убить конкурентов фичей нужно столько, чтоб на листе A4 не умещались.

А процессоры нужно соединить минимум SPI 25 МГц, а вот уж есть чипы c SPI на 50 МГц.

А процессоры у меня стоят не бок о бок, иначе смысла в них нет, а на разных модулях.

 

Ethernet говорите на 100 Мгц применили. А вот мой клиент говорит, что 1 ГГц давно ставить пора, вишь ли видеотрафик крепчает, тормоза на 100 МГц будут.

 

HS USB если не можете припомнить на мелких ARM, то даю наводку - NXP, ST

 

Вот сейчас сижу и очередной раз проверяю целостность сигнала на STR91x, у него ALE имеет длительность 10 нс, а мне нужно еще укоротить, производительность внешней памяти не устраивает, однако.

 

ZigBee, Wi-Fi смешно вам, а нам не смешно, когда дальность падает просто потому, что не учли паразитные емкости и не той толщины дороги положили.

 

 

А свою FPGA вы чем соединяете с процом? По I2C что ли? Или умудрились так, что проц и FPGA интенсивно не обмениваются?

 

Короче думается мне, что это ваша последняя плата где вы так легкомысленно относитесь к SI.

Впрочем вы же ее еще не запустили.

 

 

Угу. И все же, какие у вас основания (помимо эмоций) называть ее "несовременной"?

 

Вот, например мой нынешний проект, который сейчас в стадии предварительной разработки. На плате есть Ethernet, но всего 100 МГц. Никакого желания гонять его по всей плате у меня, ессно, нет. Поставлю чип поближе к разъему, разъем возьму комбинированный, с трансами. Не вижу причин, почему бы мне пришлось сильно париться с Ethernet-ом. Кроме того, на плате есть HS USB, два канала. Исходя из имеющегося опыта работы с HS USB, опять же, не вижу проблем. Да, надо будет проложить две дифф. пары с нужным мне волновым 90 Ом. Нет, я в любом случае не стану доверять авторазводчику выбор ширины дорожек и расстояния, а задам их сам. Более того, лишний раз уточню эти параметры с изготовителем ПП. А проложу эти две пары вручную, после чего мог бы их зафиксировать и выдать авторазводчику как данность, чтобы он их не трогал. Да, у меня на плате стоит Циклон-3 в BGA. Справился бы с ним ТопоР - не знаю. Если бы не справился, я бы вручную сделал fun-out, после чего он скорее всего справился бы.

 

Вот вы про 14 МГц так презрительно. А у меня, например, есть возможность выбрать между двумя USB-шными чипами. Один более старый, ему требуется клок 48 МГц. А другой более современный, улучшенный, он может работать или от 48 МГц, или от 12 МГц. Конечно, я поставлю второй, современный. Зачем мне старье, зачем мне геморрой?

Есть у меня такое чувство, что время, затраченное на задание этих правил (с учетом времени, затраченного на изучение того, как их надо задавать), не окупилось бы.

А что в этом криминального, просветите?

Почему "процу смерть"? Я этого тоже не понимаю.

 

Вообще же правило простое: критические цепи "отдавать на самотек" нельзя, их должен прокладывать разработчик. Однако никакого отношения к приведенному примеру разводки это правило не имеет, т.к. в там дается не пример "правильной платы", а пример использования инструмента. Который (пример) не обязан быть практичным.

Вы напрасно сваливаете все в одну кучу. Особенно забавно видеть рядом 2.4 ГГц и 2.5 МГц. Причем, эти несчастные 2.5 МГц, кажется, тоже служат аргументом "против ТопоР-а"?

Не являясь специалистом по АРМ-ам, очень удивляюсь, зачем мелким АРМ-ам могут понадобиться согласованные по волновому сопротивлению линии? Они что, умеют дрыгать ногами с частотой 50-100 МГц? Или у них на чипе стоит Ethernet PHY? Что-то не встречал пока, даже у старших АРМов видел только MAC, а ему согласованные линии ни к чему. Или, может, у них на чипе стоит HS USB? Тоже не могу припомнить, поголовно все FS USB, которому, при его 12 МГц, согласованное волновое не нужно.

 

Да, ядра ARM-ов работают на высоких частотах. Но ПП об этом не знает и никогда не узнает. Единственное, что им нужно - надежная земля и развязывающие кондеры близко к ногам.

 

А Zigbee в качестве аргумента вам уж и вовсе не надо было приводить. Нет там ничего, что надо было бы разводить авторазводчиком. Все ВЧ цепи настолько мизерны, а требования к ним настолько специфичны, что надо быть совсем уж "в танке", чтобы тратить время на то, чтобы задавать правила их разводки авторазводчику, вместо того, чтобы развести их вручную. :(

 

Вообще же, вопрос философский и интересный. По сути, вы утверждаете, что современные ПП все больше используют "высокие частоты" - согласованные линии, высокие тактовые, и т.п., и что тренд будет сохраняться. Я же, в качестве контраргумента, скажу, что тренд этот мнимый, и вызван он недостаточной степенью интеграции чипов, и только. Все (или почти все) "высокие частоты" в современных чипах находятся внутри кристалла и наружу, на ПП не выходят, и (за редким исключением) не должны выходить. Количество этих "исключений" мало и, в силу этого, может успешно обрабатываться вручную.

 

Полагаю, что если у вас платы очень "высокочастотные", то это значит, что вы используете чипсеты, недостаточно "зрелые" для вашей области. Скорей всего область у вас новая и "горячая", т.е. довольно маргинальная и не считающая деньги. Рано или поздно она "созреет", и тогда все "высокочастотные" цепи уйдут внутрь чипсетов. :)