jericho 0 15 апреля, 2008 Опубликовано 15 апреля, 2008 · Жалоба Доброго времени суток всем. Может кто-нибудь подсказать по поводу такой вот проблемы. ПЛИС Spartan3E 500 загружается в режиме Slave-Serial. В качестве источника используется .bin файл. Проблема в том что Done появляется за 16 байт до конца битстрима. В чем может быть проблема? З.Ы. Загружаемая ПЛИС при этом после появления Done'а работает и при том правильно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dvladim 0 15 апреля, 2008 Опубликовано 15 апреля, 2008 · Жалоба Не знаю как в Спартанах, а Альтера для своих схем в конец потока добавляет незначащие FF, чтобы тактовая обязятельно подавалась. Не каждый же документацию подробно читает. :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jericho 0 16 апреля, 2008 Опубликовано 16 апреля, 2008 · Жалоба Скорее всего не в этом дело. В конце файла лежат значения 20 00 00 00 20 00 00 00 20 00 00 00 20 00 00 00 Да и размер файла в точности совпадает с длиной битстрима, указанной в даташите. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Beby 5 16 апреля, 2008 Опубликовано 16 апреля, 2008 · Жалоба Как и у Alter'ы, у Xilinx в прошивках Spartan-2/2E и Virtex-E (с другими FPGA не довелось пока поработать) тоже в конце есть несколько "FFFF" - "Dummy word", достаточных для того, чтобы (при обычных настройках) прошел FPGA Startup, при этом размер конфигурационного файла (bin) в точности совпадает с размером прошивки указанным в DataSheet. Почитайте документацию по configuration bitstream для Spartan-3E - там должны быть расписанны метки начала/конца конфигурационного потока, тогда Вам станет ясно сколько и чего в bin файл дописанно в конец. Был такой документ XAPP176.pdf "Configuration and Readback of the Spartan-II and Spartan-IIE Families", поищите у Xilinx возможно вы найдете, что-нибудь подобное и для Spartan-3. Можно попробовать поискать в UG332.pdf - "Spartan-3 Generation Configuration User Guide". Да и как-то уже на форуме подымалась тема по содежимому конфигурационного файла для Xilinx FPGA. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jericho 0 17 апреля, 2008 Опубликовано 17 апреля, 2008 · Жалоба Хорошо было бы найти подробное описание формата .bin файла.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
xvr 12 17 апреля, 2008 Опубликовано 17 апреля, 2008 · Жалоба Хорошо было бы найти подробное описание формата .bin файла.... Для Spartan II E эта информация была в AppNote по загрузке через JTAG (не помню ни номера ни названия). Для III E она тоже есть, но более скудная. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 214 17 апреля, 2008 Опубликовано 17 апреля, 2008 · Жалоба Хорошо было бы найти подробное описание формата .bin файла.... Вот этот документ читали - http://www.xilinx.com/support/documentatio...tes/xapp452.pdf ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jericho 0 17 апреля, 2008 Опубликовано 17 апреля, 2008 · Жалоба Большое спасибо, это скорее всего, то, что нужно.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vladec 9 18 апреля, 2008 Опубликовано 18 апреля, 2008 · Жалоба Сталкивался с такой проблемой, она появилась в SPARTAN3. Причем в нашем случае после активации ПЛИС становилось невозможным дальнейшее чтение битового потока из памяти. Проблема решилась загрузкой нулей, пока не появлялся сигнал DONE. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться