[FPGA 0]

Прошу помощи в выборе микропроцессора (или микроконтроллера).

 

Основные требования к кандидату:

 

- объем внешнего ПЗУ - не менее 256 MB (желательно до 512 MB);

- объем внешнего ОЗУ - не менее 256 MB (желательно до 512 MB);

- быстродействие - не менее 300 MOPS;

- выполнение операций с плавающей запятой;

- наличие следующих интерфейсов: USB, Ethernet, I2C, UART;

 

Желательно наличие встроенной FLASH памяти. В случае крайней необходимости возможно использование нескольких процессоров, обеспечивающих суммарное соответствие перечисленным требованиям, но при этом интерфейсы могут быть в одном чипе, а быстрая математика - в другом. Использование ПЛИС категорически исключено. :( Пока кроме MPC5200 с архитектурой PowerPC от Freescale Semiconductor ничего на ум не пришло, но это не совсем то - возражения заказчика.

 

Кстати, кто-нибудь может подсказать разницу между MOPS и MIPS?

Заранее благодарен всем ответившим.

[Nixon 3]

Вам можно посмотреть в сторону intel (PXA), amd (alchemy и geode), cirrus.

[FPGA 0]

Вам можно посмотреть в сторону intel (PXA), amd (alchemy и geode), cirrus.

<{POST_SNAPBACK}>

 

Nixon, если можно, чуточку конкретнее. Там куча всего, глаза разбегаются, а время идет, и шеф в затылок дышит.

[BSV 0]

Если речь идет об Intel, то Вам, возможно подойдут:

1) IXP42x (421, 423, 425). XScale - ядро, USB 1.1(device), 2xUART, 2 MII (ethernet), SDRAM - до 256Мб, PCI32 33/66MHz, аппаратное шифрование (DES, 3DES, AES). I2C - отсутствует.

Смотри: http://www.intel.com/design/network/produc...mily/ixp425.htm

 

2) IXP46x (460, 465). XScale - ядро, USB 1.1 (device), USB 2.0 (host), 2xUART, 2 MII (ethernet), DDR SDRAM - до 1024Мб, PCI32 33/66MHz, аппаратное шифрование (DES, 3DES, AES), I2C.

Смотри: http://www.intel.com/design/network/produc...mily/ixp465.htm

 

Насчет производительности не могу ничего определенного сказать - есть комплект разработчика для IXP425, но все руки не доходят :-(

 

По поводу AMD

Geode: x86 - на базе мобильного Athlon XP.

Alchemy : MIPS32™, начинка похожа на Intel IXP

[FPGA 0]

Большое спасибо, сегодня начну вникать. Очень прошу объяснить

...разницу между MOPS и MIPS

<{POST_SNAPBACK}>

[Alexandr 0]

Посмотрите на процессоры от IBM, ныне их выпускает AMCC: http://www.amcc.com/

Обратите внимание на 440 семейство (в частности на 440EP)

[FPGA 0]

Посмотрите на процессоры от IBM, ныне их выпускает AMCC: http://www.amcc.com/

Обратите внимание на 440 семейство (в частности на 440EP)

<{POST_SNAPBACK}>

 

Alexandr, большое спасибо, похоже, это то, что надо.

[-=Space=- 0]

Большое спасибо, сегодня начну вникать. Очень прошу объяснить

...разницу между MOPS и MIPS

<{POST_SNAPBACK}>

<{POST_SNAPBACK}>

MIPS

(Million Instructions Per Second)

миллион команд в секунду

 

MOPS

(Million Operations Per Second)

млн. оп./с (для ЦПС) произведение частоты выборки на число операций, необходимых для обработки каждой выборки

 

MFLOPS

(Million Floating-Point Operations Per Second)

миллион операций с плавающей точкой в секунду

[FPGA 0]

MOPS

(Million Operations Per Second)

млн. оп./с (для ЦПС) произведение частоты выборки на число операций, необходимых для обработки каждой выборки

 

<{POST_SNAPBACK}>

 

Но ведь тогда получается, что, чем этот параметр больше при постоянной частоте выборки, тем дольше обрабатывается выборка, следовательно, ТЕМ ХУЖЕ. А заказчик требует "НЕ МЕНЕЕ 300 MOPS", т.е. говорит, чтобы производительность была НЕ ЛУЧШЕ, чем... Но это же бред! Или я чего-то не понимаю?

[RVlad 0]

Выдержка из сайта TI

 

High-Performance Floating-Point Digital Signal Processor (DSP)

TMS320C30-50 (5 V)

40-ns Instruction Cycle Time

275 MOPS, 50 MFLOPS, 25 MIPS

Эта выдержка говорит о том, что при частоте 25М данный процессор умеет делать 25М целочисленных арифметических инструкций (т.е. одно Int ALU),

50M инструкций плавающей арифметики (2 FpALU), а всего при этой частоте этот процессор умеет делать 275 Mops / Здесь под MOPS понимается максимальное количество одновременно операций процессора (целочисленных арифм +,плав. арифмет+, инстр. обмена и пр. )

Т.о. MOPS - это хар-ка процессора :)

[-=Space=- 0]

Но ведь тогда получается, что, чем этот параметр больше при постоянной частоте выборки, тем дольше обрабатывается выборка, следовательно, ТЕМ ХУЖЕ.

<{POST_SNAPBACK}>

Если частота выборок постоянная , то и время ее выполнения постоянное, независимо от количества операций в одной выборке.

Если за одну выборку проц успевает сделать больше операций то и производительность у него выше , соответственно FLOPoв больше.

Если алгоритм не меняется то и количесто операций на выборку будет неизменным. Будет расти частота выборок.

[FPGA 0]

RVlad и -=Space=-, большое спасибо, вроде бы врубился. Только подскажите вот еще что. Как оценить значение MOPS, если изготовитель не приводит этих данных, может принять MOPS = MIPS = Частота_Шины_Процессора, тогда получится с запасом?

[RVlad 0]

Как оценить значение MOPS, если изготовитель не приводит этих данных, может принять  MOPS = MIPS = Частота_Шины_Процессора, тогда получится с запасом?

<{POST_SNAPBACK}>

Если нужно посчитать величину MOPS , то нужно на основе описания архитектуры процессора выделить все устройства в процессоре , которые могут работать параллельно друг с другом = а затем просуммировать их парциальные производительности.

Но мне кажеться , что Вас то интересует другое - влезет или нет ваш алгоритм в данный процессор (или другими словами - какова производительность кандидата в процессора на вашем алгоритме.) Для этого нужно делать по другому.

Сначала нужно определить какова структура вашего алгоритма - активно или нет он работает с вводом выводом. Если активно - то надо определить , достаточно ли производительности каналов процессора для организации ваших потоков (производительность I/O DMA).

Если хватает производительности I/O , то надо считать вычислительную производительность - как и говорил -=Space=- - т.е. для очередной порции данных расчитать самую тяжелую ветку алгоритма в арифметических операциях и соответственно (исходя из времени на обработку этой порции) оценить сколько MIPS или MFloPs нужно для алгоритма.(Кстати многие реализации алгоритмов ЦОС одной из характеристик реализации указывают вычислительную сложность в MIPS(или MFlops)). Если у вас будет процессор с MIPS ( или MFlop) с запасом 100% и более - то процессор подходит для задачи. Если процессор имеет меньше 100% запаса по MIPS - то это означает , что вам нужно будет очень аккуратно вручную кодировать алгоритм. Это проходит для сравнительно небольших по размеру алгоритмов - но для больших по размеру нужно кодировать на C/C++ (например) - а это уже доп.накладные расходы. А вообще существует достаточное количество литературы по этим методикам. Например для DSP процессоров фирма TI имеет соответсвующие мануалы.

 

Удачи!

[dragigrja 0]

Если речь идет об Intel, то Вам, возможно подойдут:

BSV: Не подскажите ли, что из этого списка (IPX, Geode) можно приобрести в России в количестве от 1 шт., или в заграницах с приемлимым по цене шиппингом? Троллинг поисковых систем порадовал лишь устройствами на их основе.

 

Заранее спасибо.

[I.S.A. 0]

Прошу помощи в выборе микропроцессора (или микроконтроллера).

...

 

Надо определиться с архитектурой. x86 или ARM или PowerPC. Для какого софта, какие задачи, а уж потом смотреть в конкретном направление. А то может вам и AVR 8-битный подойдет (условно).