Генерация VHDL кода по временным диаграммам

Ответить

29 января, 2008

Вот собственно наткнулся http://www.timingtool.com/menu

Рисуешь временные диаграммы а софт генерирует VHDL код по этим диагарммам.

Может кому пригодится. Я юзать не пробовал.

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Ответить в этой теме...

× Вставлено с форматированием. Вставить как обычный текст

Разрешено использовать не более 75 эмодзи.

× Ваша ссылка была автоматически встроена. Отображать как обычную ссылку

× Ваш предыдущий контент был восстановлен. Очистить редактор

× Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.