[sun_fpga 0]

Quartus II 7.2, отладочная плата Altera DE1 (Cyclone II, EP2C20F484C7). Хотел посмотреть как работает стандартный счетчик lpm_counter, но при симуляции появляются иголки (длительность импульса иголки - 9ps). Вход en это cnt_en, а cin это carry-in. Пробовал менять set_input_delay, set_output_delay ничего не получилось. Как получить нормальную симуляцию для этого счетчика, без иголок?

Так же появляются предупреждения:

Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.

Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.

Захожу в Assigments - Setting - Operating Settings and Conditions - Temperature а там значения Low temperature и High temperature изменить не получается.

[atlantic 0]

Quartus II 7.2, отладочная плата Altera DE1 (Cyclone II, EP2C20F484C7). Хотел посмотреть как работает стандартный счетчик lpm_counter, но при симуляции появляются иголки (длительность импульса иголки - 9ps). Вход en это cnt_en, а cin это carry-in. Пробовал менять set_input_delay, set_output_delay ничего не получилось. Как получить нормальную симуляцию для этого счетчика, без иголок?

...

На самом деле это не иголки, это физические задержки переключения и распространения выходов к выводу, если развернете шину(вектор) "q", то увидите эти задержки. Таких задержек не будет видно на Behavioral Simulation(не знаю есть ли в Квартусе такая или только есть Post-Route Simulation).

 

===

добавлено:

 

по идее если можно установить задержки в 0 , то они должны исчезнуть

[sun_fpga 0]

по идее если можно установить задержки в 0 , то они должны исчезнуть

как же установить задержку в 0, когда она у меня равна 9 ps. Я так понял речь идет о констрейнах, установил set_input_delay и set_output_delay в 0. В итоге задержка уменьшилась до 7 ps.

 

Таких задержек не будет видно на Behavioral Simulation(не знаю есть ли в Квартусе такая или только есть Post-Route Simulation).

у меня Simulation mode: Timing. Отладочная плата показывает что счетчик не то считает. (выявляются помехи). Так что симулятор похоже правильно все симулирует.

[sun_fpga 0]

Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.

Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.

С этими предупреждениями разобрался. В названии чипа есть буква С следовательно температурный интервал работы от 0 до 85 градусов Цельсия. И сам квартус в Junction temperature range прописывает эти значения. Но почему то все равно предупреждения появляются. В Setting -Temperature - Board thermal modeling установил Typical и при компиляции предупреждения исчезли.

А вот что делать с иголками или задержками счетчика пока не знаю.

[atlantic 0]

...

у меня Simulation mode: Timing. Отладочная плата показывает что счетчик не то считает. (выявляются помехи). Так что симулятор похоже правильно все симулирует.

...

А вот что делать с иголками или задержками счетчика пока не знаю.

Я не говорил, что симулятор неправильно показывает.

Иголок на самом деле нет, это не иголки. Повторюсь разверните вектор "q", и посмотрите внимательно, так называемые вами "иголки" возникают когда одновременно изменяется более одного выхода счетчика, а так как физические задержки выходов счетчика(свойство микросхемы) разные, то и видны эти "иголки", и это видно когда выход счетчика свернут в шину. А что показывает ваша плата, трудно представить. А счетчик вроде правильно считает по спадающему фронту "clk1".

[sun_fpga 0]

Иголок на самом деле нет, это не иголки. Повторюсь разверните вектор "q", и посмотрите внимательно, так называемые вами "иголки" возникают когда одновременно изменяется более одного выхода счетчика, а так как физические задержки выходов счетчика(свойство микросхемы) разные, то и видны эти "иголки", и это видно когда выход счетчика свернут в шину.

Изначально хотел выложить в развернутом виде шину, но рисунок большим получался. Поэтому выложил в свернутом виде. Смотрел я развернутом виде шину.

 

Почему

одновременно изменяется более одного выхода счетчика

?

 

А счетчик вроде правильно считает по спадающему фронту "clk1".

как это проверить?

 

 

Или по другому вопрос как "физические задержки выходов счетчика" правильно учесть. Чтобы они исчезли с диаграммы.

[vetal 0]

Или по другому вопрос как "физические задержки выходов счетчика" правильно учесть. Чтобы они исчезли с диаграммы.

Разброс задержек есть в любой схеме - от этого вы никуда не уйдете.

Все, что вам нужно - это установившийся режим к началу следующего рабочего перехода тактового сигнала!

[sun_fpga 0]

Разброс задержек есть в любой схеме - от этого вы никуда не уйдете.

Это понятно, вчера поигравшись с расстановкой пинов на шине добился того, что задержки исчезли.

Но это для меня не выход.

 

Все, что вам нужно - это установившийся режим к началу следующего рабочего перехода тактового сигнала!

Об этом тоже думал, но не знаю как корректно это сделать. Поставить триггера после выхода шины ?

[ig_d 0]

Если вы посмтрите на выходы счетчика не на выходных пинах а прямо на q выходах регистров то задержек скорее всего не будет. Задержки появляются из за разного времни распространения сигнала от q выхода регистра до выходного пина. Имено поэтому

вчера поигравшись с расстановкой пинов на шине добился того, что задержки исчезли.

Но надо понимать что вреальной схеме какая то разность во времени переключения разрядов счетчика всегда будет.

[sun_fpga 0]

Если вы посмтрите на выходы счетчика не на выходных пинах а прямо на q выходах регистров

Как посмотреть? Поставить после выходной шины регистры?

 

Но надо понимать что вреальной схеме какая то разность во времени переключения разрядов счетчика всегда будет.

Понимание есть :) , нет понимание того как

Все, что вам нужно - это установившийся режим к началу следующего рабочего перехода тактового сигнала!

вот это воплотить в схеме.

[atlantic 0]

Это понятно, вчера поигравшись с расстановкой пинов на шине добился того, что задержки исчезли.

Но это для меня не выход.

 

 

Об этом тоже думал, но не знаю как корректно это сделать. Поставить триггера после выхода шины ?

Триггера в счетчике уже есть, все что вам надо, это читать их по нарастающему фронту clk1, когда данные уже установились, так как ваш счетчик считает по спадающему clk1.

[sun_fpga 0]

Триггера в счетчике уже есть, все что вам надо, это читать их по нарастающему фронту clk1, когда данные уже установились, так как ваш счетчик считает по спадающему clk1.

Поясните эту мысль. Вчера clk1 подключал к пину L1 ( нарастающий фронт) и к пину L2 ( спадающий фронт) а все равно задержки были.

[andrew_b 14]

Поясните эту мысль. Вчера clk1 подключал к пину L1 ( нарастающий фронт) и к пину L2 ( спадающий фронт) а все равно задержки были.

Коллега vetal вам уже ответил: задержки будут всегда. Вам надо, чтобы задержка была не более периода тактового сигнала. К моменту следующего фронта все переходные процессы должны завершиться.

[sun_fpga 0]

Вам надо, чтобы задержка была не более периода тактового сигнала. К моменту следующего фронта все переходные процессы должны завершиться.

 

Весь вопрос в том как это сделать? :07: Увеличить период клока?

[ig_d 0]

Как посмотреть? Поставить после выходной шины регистры?

Ничего дополнительно ставить ненадо. Просто выведете в окно симулятора кроме входов и выходов внутрение цепи. Среди них будут выходы тригеров вашего счетчика.

Весь вопрос в том как это сделать? Увеличить период клока?

Увеличение периода клока не приведет к исчезновению задержек. Если задержки меньше периода вашего клока то ничего делать не надо, они не будут влиять на работу схемы.