Перейти к содержанию
    

PCI корка от Зайлинкса + Spartan3e в PQ208 = засада

Стоит задача соорудить PCI плату с нехитрым вводом-выводом на базе Spartan3e.

Поскольку BGA паять было негде, заложил микросхему в PQ208.

 

Вот только поначалу невнимательно посмотрел в datasheet :(

А в нем в Revision History буржуйским по белому написано:

Removed IRDY and TRDY pins from the VQ100, TQ144, and PQ208 packages.

 

Вопрос: значит ли эта фраза, что родную PCI корку от Зайлинкса применить никак не получится?

 

На данный момент у меня в ISE 9.1 Place&Route ругается именно на эти сигналы :(

ERROR:Route:471 -

This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed

below can not be routed:

Unrouteable Net:PCI_CORE/TRDY_I

Unrouteable Net:PCI_CORE/IRDY_I

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Если ввод/вывод нехитрый, то проще написать свою собственную корку. На Spartan3e можно точно обеспечить выполнение всех таймингов PCI-33. Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Если ввод/вывод нехитрый, то проще написать свою собственную корку. На Spartan3e можно точно обеспечить выполнение всех таймингов PCI-33.
Тоже вариант. Может таким путем и пойдем (пока вполне достаточно PCI32-33Mhz для ввода-вывода через IO)

Но хотелось бы разобраться с Зайлинксовой корой - на случай возможного дальнейшего развития и усложнения проекта.

 

Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66.
А нет ли способа заставить ISE развести TRDY/IRDY на другие ноги?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Вышеозначенные пины были введены Зайлинксом для возможности поддержки PCI-66.

 

Это как это так? Вы хотите сказать, что сигналы шины PCI IRDY и TRDY используются только в PCI-66? Или я что-то неправильно понял?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Это как это так? Вы хотите сказать, что сигналы шины PCI IRDY и TRDY используются только в PCI-66? Или я что-то неправильно понял?

Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц.

 

Если речь шла лишь о конкретной привязке к пинам, то тогда понятно.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Стоит задача соорудить PCI плату с нехитрым вводом-выводом на базе Spartan3e.

Поскольку BGA паять было негде, заложил микросхему в PQ208.

 

Вот только поначалу невнимательно посмотрел в datasheet :(

А в нем в Revision History буржуйским по белому написано:

Removed IRDY and TRDY pins from the VQ100, TQ144, and PQ208 packages.

 

Вопрос: значит ли эта фраза, что родную PCI корку от Зайлинкса применить никак не получится?

 

На данный момент у меня в ISE 9.1 Place&Route ругается именно на эти сигналы :(

ERROR:Route:471 -

This design is unrouteable. Router will not continue. To evaluate the problem please use fpga_editor. The nets listed

below can not be routed:

Unrouteable Net:PCI_CORE/TRDY_I

Unrouteable Net:PCI_CORE/IRDY_I

 

У меня в S3 PQ208 работает корка родная без проблем ... (из ISE 7.1), на 33М - больше не надо было. В S3e вроде тем более быть проблем не должно... ucf делал свой, с констрейнами особо не заморачивался т.к. производительности кристалла для PCI-33 - более чем достаточно.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

У меня в S3 PQ208 работает корка родная без проблем
Это обнадеживает.

 

ucf делал свой, с констрейнами особо не заморачивался
При этом сигналы IRDI/TRDI назначены на обычные (произвольно выбранные) I/O пины FPGA?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Видимо, автор имел в виду, что это было сделано (назначены специальные ноги для этих сигналов) Зайлинксом, чтобы попасть в тайминги для 66 МГц.
Так и есть. Где-то на гуглях можно в конференциях найти мою дискуссию с господином из Зайлинкса по поводу документирования использования этих ног. Однако по результату мне было сообщено, что необходимости в них для PCI-33 нет. Физически - это некий маленький кусочек PCI-ной логики, привязанный аппаратно к определенным пинам для ускорения неких логических функций.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Это обнадеживает.

 

При этом сигналы IRDI/TRDI назначены на обычные (произвольно выбранные) I/O пины FPGA?

 

Да, на произвольно выбранные, в соответствие с моей платой.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Да, на произвольно выбранные, в соответствие с моей платой.
Хм... а у меня не разводит. Значит глюки где-то в моем проекте. Будем искать.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Хм... а у меня не разводит. Значит глюки где-то в моем проекте. Будем искать.

Если PaR ругается, то какие конкретно там ошибки? Смотрите вид ошибки. Может дело в невыполнимых констрейнах?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...