[vetal 0]

вот.

Задача:

Как правильно "обконстрейнить" микросхему асинхронного озу типа 256k*16 asram(например http://www.samsung.com/products/semiconduc...K6R4016V1D.htm)?

Интересен пример и,по возможности, методика взаимодействия с асинхронной памятью.

[CodeWarrior1241 0]

вот.

Задача:

Как правильно "обконстрейнить" микросхему асинхронного озу типа 256k*16 asram(например http://www.samsung.com/products/semiconduc...K6R4016V1D.htm?

Интересен пример и,по возможности, методика взаимодействия с асинхронной памятью.

Мне еще не приходилось работать с async SRAM, поэтому вопрос: чем методика взаимодействия с async SRAM типа Вашего самсунга отличается от обычного sync SRAM (бех всех выкрутасов про ZBT and Quad Data Rate, etc.) Разве constraint для async SRAM будет сильно отличатся от того же самого для sync?

И, собссно, чем constraint от самсунговой SRAM будет отличатся от того же для IDT, сделанной под тем же процессом, с похожими параметрами? Модель в верилоге я приложил...

idt71v416s10.txt

[vetal 0]

С синхронной памятью все понятно. С асинхронной не понятно.

Интересно понять как можно задать ограничения так, чтобы при расчете быстродействия учитывались параметры этой памяти (времена установок, удержания и пр., и по возможности все это дело компенсировалось).

К примеру, если на медленном чипе tco>fmax, то такую память уже не подключить без регистров.

Производителя привел для примера. Интересен общий подход.

В хелпе квартуса нет поясняющих картинок.

 

Разве constraint для async SRAM будет сильно отличатся от того же самого для sync?

Разница примерно как между памятью в cyclone(синхронная) и памятью в acex без регистров(асинхр).