[RandI 0]

Разрабатываю сейчас плату с BGA на 1152 ножки, микросхема ставится в панельку, поэтому поставить конденсаторы обвязки под микросхемой не получается. Отсюда вопрос возник, стоит ли конденсаторы ставить вокруг микросхемы и будет ли от них тогда толк? И как тогда проектировать полигоны питания ведь получается конденсаторы стоят в стороне от питающих ножек.

[*ZEVS* 0]

Конденсаторы ставить нужно обязательно, и не один, а несколько в параллель и размещать как можно ближе к микросхеме. То, что конденсаторы находятся не под микросхемой не очень страшно, так как у вас будут целые полигоны выделены под питания. В качестве примера можно посмотреть, как делают на материнских платах.

[Uree 1]

А панелька какая? Штырьевая? На материнках сейчас вроде и панельки планарные, а значит где-то в районе центра поставить конденсаторы все-таки получается.

[RandI 0]

Панелька планарная, пару кондеров посавить можно, но их будет буквально 4-5 штук и все. Если поставить конденсаторы рядом с микросхемой и кинуть их на плигон, то будут ли они выполнять свою функцию, ведь ВЧ шум сможет спокойно попасть на питающий вывод минуя конденсатор?

[Oblivion 0]

Да, интересный вопрос. По идее, разработчики микросхемы в БГА-корпусе должны были учесть трудность внешней фильтрации и что-то в самом корпусе сделать

[v_mirgorodsky 0]

Угу, а конденсаторы, небось, 0603 юзаем, дабы доставать легче да и паять руками проще - так? В этом и заключается проблема с этим подходом. Если делаете плату на таком BGA то позаботьтесь о соответствующей остальной элементной базе. Конденсаторы 0402 легко ставятся прямо между выводами BGA корпусов с шагом 1 мм. В нашем конкретном случае есть положительный опыт разводки Virtex 4 в 672 ногом корпусе - не 1152 шарика, но проблемы сопоставимы. Сложность ручного монтажа 0402 конденсаторов также переоценена. Ответственно могу сказать, что они монтируются обычным паяльником с тонким жалом без особых проблем.

[Uree 1]

У FPGA от Xilinx-a внутренние выводы - это питание. И если правильно делать фанауты(центральные выводы питания отводить внутрь, а сигнальные наружу) там появляется по периметру вокруг центра свободная зона. У меня в такую зону стало 28 конденсаторов(размер 0402), корпус FG-676.

Смотрите внимательно - похожая возможность должна быть заложена в такие корпуса.

[Oblivion 0]

У меня за сотню влезло под БГА-1020 с шагом 1 мм, причем там кроме 0402 были и несколько покрупнее. Но здесь помогло и то, что разработчик не сильно загрузил Альтерку. Если бы загрузка была около 100%, пришлось бы проводить зачистку :maniac:

[v_mirgorodsky 0]

У меня за сотню влезло под БГА-1020 с шагом 1 мм, причем там кроме 0402 были и несколько покрупнее.

В этом и весь вопрос. Просто необходимо адекватно подходить к выбору чипов и пассивных элементов обвески и проблем не будет. По определению блокировочный конденсатор должен быть максимально близко расположен к ножке микросхемы или соединен с ней очень малоиндуктивным проводником. К сожалению второе под BGA корпусом выполнить проблематично, поскольку полигоны оказываются сильно "порваны" переходными отверстиями.

[Oblivion 0]

Еще одна вещь меня терзает. Когда мы разводим БГУ только сквозными переходными, каждый чип это потерянная зона для Via. Почему бы не сделать так. На примере БГА с шагом 1 мм и чипов 0402 (шаг тоже 1 мм). Площадки чипа делаем круглыми и точно повторяющими площадки БГА. Ставим чип площадками питания и земли точно под соответствующие площадки БГА (в моем случае они часто стоят рядом). Таким образом, чип никак не стесняет нас в плане закупорки пространства для Via.

Начальник сказал, что так делать не надо. А почему, собственно? Кто-нить пробовал?

[RandI 0]

У FPGA от Xilinx-a внутренние выводы - это питание. И если правильно делать фанауты(центральные выводы питания отводить внутрь, а сигнальные наружу) там появляется по периметру вокруг центра свободная зона. У меня в такую зону стало 28 конденсаторов(размер 0402), корпус FG-676.

Смотрите внимательно - похожая возможность должна быть заложена в такие корпуса.

 

Понятно, спасибо за советы, попробую переделать выводы питания.

[k918 0]

Еще одна вещь меня терзает. Когда мы разводим БГУ только сквозными переходными, каждый чип это потерянная зона для Via. Почему бы не сделать так. На примере БГА с шагом 1 мм и чипов 0402 (шаг тоже 1 мм). Площадки чипа делаем круглыми и точно повторяющими площадки БГА. Ставим чип площадками питания и земли точно под соответствующие площадки БГА (в моем случае они часто стоят рядом). Таким образом, чип никак не стесняет нас в плане закупорки пространства для Via.

Начальник сказал, что так делать не надо. А почему, собственно? Кто-нить пробовал?

Ну если чип поставить на круглую площадку, то при оплавлении в печи его будет колбасить (эффект надгробного камня).

[Oblivion 0]

Ну если чип поставить на круглую площадку, то при оплавлении в печи его будет колбасить (эффект надгробного камня).

Это проверенный факт? Я сейчас общался с нашим главным по монтажу, он сказал,

что проблем не видит. По размерам площадки подходят, я сверялся с рекомендациями Murata

[k918 0]

Ну если чип поставить на круглую площадку, то при оплавлении в печи его будет колбасить (эффект надгробного камня).

Это проверенный факт? Я сейчас общался с нашим главным по монтажу, он сказал,

что проблем не видит. По размерам площадки подходят, я сверялся с рекомендациями Murata

 

Ну, что именно замена круглыми площадками на чипах точно не помню (поищу найду напишу). А вот где то с полгода площадки были модифицированые подобным образом под диоды ( корпус SOD80 помоему - тоже межцентровое растояние вымерялось) так там была такая проблема ( может фотки даже найду отошлю). После этого было общение с инженерами на линии монтажа. Так они говорили, что подобное творчество надо присекать на корню. Есть стандарт и всё!

 

Скажем так есть большая вероятность, а если плата дорогая и партия большая, то есть ли смысл рисковать? Но это опять же ИХМО.

[RandI 0]

Еще один вопрос.

Допустим есть 6-ти слойная плата(хотя необязательно 6-ти, чем больше слоев тем острее вопрос), допустим сигнал переходит с верхнего слоя на нижний. Опорный слой для этого сигнала 2-ой, остальные слои пусть будут питание и прочие сигнальные слои. И все это мы забили в программу моделирования(ниважно какую, хоть Alegro SI или HyperLynx), как программа будет считать волновое сопроивление линии, ведь она его считает до ближайшего plane(shield) слоя, а если ближайший слой это питание которое неимеет никакого отношения к исследуемому сигналу? Получается что результаты моделирования сигнала будут неправильные? А если это ответственный сигнал, как тогда моделировать?