[evi 0]

Господа, кто нибудь разрабатывал бандгапы в КМОП, поводил до массового производства? Поделитесь опытом.

 

- Делали ли подстройку рабочей точки и если да, то каким образом? Как подстраивать в массовом производстве и попасть на пик, если нет возможности температурного теста на потоке?

- Какой реальной стабильности по температуре и точности удалось достичь?

- Какое получилось реально напряжение пика? У меня симулятор выдает близко к 1,24В, т.е. как по учебнику, а в реальности тесты дают 1,18 В. Я в недоумении. Наверно модели биполярников недостаточно точны для бандгапа?

Изменено 3 декабря, 2006 пользователем evi

[xelaukxaxa 0]

Ключевой аспект - стабильность технологии и качество (адекватность) моделей биполярных транзисторов. Если фаб из забугорных и уважаемых, то вышеозначенное чаще всего обеспечивается, и далее все определяется квалификацией разработчика. В этом случае процесс проектирования прецизионных аналоговых блоков с одной стороны типичен (т.е. схемотехнические решения должны учитывать и по возможности компенсировать неизбежные разбросы технологии, тщательная оптимизация размеров и режимов, в том числе с использованием статистических расчетов), с другой уникален (конкретные требования ТЗ, личный опыт и знания). Если требования не уникальны (скажем разброс абсолютного значения +/-5...10%, температурный дрейф 50...100 ppm/'C) то в массовом производстве подстройка не понадобится.

 

- Какое получилось реально напряжение пика? У меня симулятор выдает близко к 1,24В, т.е. как по учебнику, а в реальности тесты дают 1,18 В. Я в недоумении. Наверно модели биполярников недостаточно точны для бандгапа?

 

эт точно

 

[evi 0]

Спасибо. Я имел ввиду конечно бандгапы 1-2% точности, для них как правило требуется подстройка. Но реально на потоке подстраивать можно только по напряжению, но не по оптимальной рабочей точке, в этом-то и загвоздка. У нас процесс TSMC 0.18 и бандгап у меня с подстройкой и прецизионным операционником, схема бандгапа стандартная, экспериментальные образцы дают ~2% точность, но неясно какую точность удастся достичь на потоке.

[xelaukxaxa 0]

Спасибо. Я имел ввиду конечно бандгапы 1-2% точности, для них как правило требуется подстройка. Но реально на потоке подстраивать можно только по напряжению, но не по оптимальной рабочей точке, в этом-то и загвоздка. У нас процесс TSMC 0.18 и бандгап у меня с подстройкой и прецизионным операционником, схема бандгапа стандартная, экспериментальные образцы дают ~2% точность, но неясно какую точность удастся достичь на потоке.

 

Думаю опыт массового производства прецизионных референсов с разбросом <1...2% и дрейфом <10...30ppm/'C в технологиях 0.25um и ниже есть у немногих наших коллег кто работает на грандов типа Analog Devices, National Semiconductor, Crystal. Самому интересно. Присоединяюсь. Ау!

[SM 0]

У меня симулятор выдает близко к 1,24В, т.е. как по учебнику, а в реальности тесты дают 1,18 В. Я в недоумении. Наверно модели биполярников недостаточно точны для бандгапа?

 

Как еще вариант - температурный коэфф. у резисторов либо не точен в модели, либо вообще забыт.

 

Еще - как со всякими там .OPTION в спайсе? А то при неудачных настройках сам спайс могет не то насчитать. Не забыты там всякие RUNLVL на шестерочку, ACCURATE в единицу (это всё для hspice) и т.д., и т.п.?

 

 

Вопрос тоже интересен. Тоже вот BGR сварганил, причем на микротоках, все в субпороговом режиме, а вот до образцов еще долго....

[gevy 0]

Думаю опыт массового производства прецизионных референсов с разбросом <1...2% и дрейфом <10...30ppm/'C в технологиях 0.25um и ниже есть у немногих наших коллег кто работает на грандов типа Analog Devices, National Semiconductor, Crystal. Самому интересно. Присоединяюсь. Ау!

 

На величину и стабильность опорного напряжения влияют разбросы биполярных транзисторов, резисторов и смещения нуля усилителя. Влияние изменения напряжения питания (Line Regulation) определяется качеством схемы и его можно сделать очень малым.

Подстройкой при нормальной температуре нетрудно получить начальную точность лучше 1%.

Это также несколько уменьшает температурный дрейф, если подстраивать резистор внутри схемы, а не просто масштабировать выходное напряжение.

С температурным дрейфом сложнее. В обычном опорнике с компенсацией 1-го порядка не получить дрейф меньше 50-100 ppm/град. Нужно усложнять схему компенсацией более высокого порядка, тогда зависимость выходного напряжения от температуры уже не параболическая и можно достичь большего. Но сложных подстроек на разных температурах не избежать.

По моему опыту в технологиях 0.6, 0.25 и 0.18 um особой разницы в схемотехнике опорников нет.

Схемы меняются, когда питание уже не позволяет получить 1.2 В на выходе, тогда обеспечивают часть опорного напряжения, например, 0.6 В (1.2 В / 2). Соответственно это возможно при более низких питаниях. Также, если нужно более низкое опорное напряжение, то используют низковоьтные схемы.

[xelaukxaxa 0]

вопрос не в схемотехнике и напряжении питания. Насколько понимаю для получения температурной стабильности <20ppm/'C использование схем с квадратурной коррекцией температурной нелинейности штука обязательная. Интересен именно аспект разрросов в массовом производстве на современных технологиях. Ведь разбросы биполярных транзисторов в отличии от CMOS при переходе на более тонкий процесс изменяются не столь значительно. Вопрос и основной интерес заключался в том, позволяет ли однократная оптимизация под конкретный процесс в дальнейшем обеспечивать <2% точности и <20pp/'C температурной стабильности без калибровки на каждой партии в массовом производстве, ибо температурный измерения на пластине, да и в корпусе здорово удорожают изделие. Что можно сказать по этому поводу?

[gevy 0]

вопрос не в схемотехнике и напряжении питания. Насколько понимаю для получения температурной стабильности <20ppm/'C использование схем с квадратурной коррекцией температурной нелинейности штука обязательная. Интересен именно аспект разрросов в массовом производстве на современных технологиях. Ведь разбросы биполярных транзисторов в отличии от CMOS при переходе на более тонкий процесс изменяются не столь значительно. Вопрос и основной интерес заключался в том, позволяет ли однократная оптимизация под конкретный процесс в дальнейшем обеспечивать <2% точности и <20pp/'C температурной стабильности без калибровки на каждой партии в массовом производстве, ибо температурный измерения на пластине, да и в корпусе здорово удорожают изделие. Что можно сказать по этому поводу?

 

Без калибровки или подстройки <20pp/'C температурной стабильности не получится.

Фабрика имеет полное право выпускать пластины с разбросом элементов, указанным в спецификации процесса. Поэтому вы всегда можете рассчитать результат по худшему случаю.

И опыт здесь на поможет. Сегодня вышли пластины с элементами typical, завтра - slow, послезавтра - fast, все это нормально, претензий предъявить нельзя.

[SM 0]

Фабрика имеет полное право выпускать пластины с разбросом элементов, указанным в спецификации процесса. Поэтому вы всегда можете рассчитать результат по худшему случаю.

И опыт здесь на поможет. Сегодня вышли пластины с элементами typical, завтра - slow, послезавтра - fast, все это нормально, претензий предъявить нельзя.

 

Поможет, поможет. Тут ведь главное согласование элементов, а не то, по slow или fast получилась конкретная пластина.

[xelaukxaxa 0]

[Без калибровки или подстройки <20pp/'C температурной стабильности не получится.

Фабрика имеет полное право выпускать пластины с разбросом элементов, указанным в спецификации процесса. Поэтому вы всегда можете рассчитать результат по худшему случаю.

И опыт здесь на поможет. Сегодня вышли пластины с элементами typical, завтра - slow, послезавтра - fast, все это нормально, претензий предъявить нельзя.

 

Это из конкретного опыта? Поясню сомнения. Положим, что напряжение референса определяется

соотношением: Vref = Vbe + Ku x (dVbe + Vos) + Vcor(T) + dVcor(P,V,T). Здесь при переходе на более тонкий процесс при сохранении размеров основных компонентов Vos и dVcor(P,V,T) уменьшаются. Ku определяется отношением. За разброс Vbe, определяющийся в основном разбросом рабочей точки, можно побороться схемотехникой. А вот что в сухом остатке может сказать практика. Что?

[evi 0]

Без калибровки или подстройки <20pp/'C температурной стабильности не получится.

Фабрика имеет полное право выпускать пластины с разбросом элементов, указанным в спецификации процесса.

 

Это понятно. Вопрос в том как при наличии подстройки заложенной в схеме реально совершать подстройку на потоке при комнатной температуре без температурного скана (поскольку температурный скан на потоке - это нереально). У меня в схеме подстраивается один из резисторов бандгапа и я заметил по результатам симуляций что если подстраивать выходное напряжение для каждого угла процесса, то одновременно приблизительно правильно подстраивается и положение температурного пика. Но это при условии точности моделей, а из моего тестирования уже видно что модели не на столько точны чтобы расчитать точное выходное напряжение. SM прав, скорее всего это из-за неточности ТК в модели резисторов. Вот и возникает вопрос: на практике, если имеется подстраиваемый бандгап и если его подстраивать на потоке только по выходному напряжению на одной температуре, какой реальной точности можно добиться?

[SM 0]

А так, к слову, если виноваты ТК резисторов, то может есть какая-то возможность что-то замерить в лабораторных условиях и поправить модели? А потом с поправленными моделями вычислить что нужно?

[sergioms 0]

И еще Господа необходимо помнить. Что биполяр в CMOS это как вы знаете "паразит".

Поэтому многие фабрики (например наша корейская) дает для него параметры только на type.

При чем экспериментально и на моделировании проверенно что параметры BG а итенно Vref и TC очень сильно завися от IS и BS т.е обратного тока и коэффичиента усиления транзистора. Причем разбросы в спайсах частенько просто не дают. Поэтому если у вас спайс только тайп то попробуйте погонять IS и BS процентов эдак на 100(причем это типовое, реально я думаю получается и все 300%) и вы увидите результат. Замечено что очень сильно влияет IS (причем и по теории это все можно подтвердить). Поэтому если нет всех spice то требуйте хотябы PCM data со старых проектов, может там чего и нароете.

[evi 0]

И еще Господа необходимо помнить. Что биполяр в CMOS это как вы знаете "паразит".

Поэтому многие фабрики (например наша корейская) дает для него параметры только на type.

При чем экспериментально и на моделировании проверенно что параметры BG а итенно Vref и TC очень сильно завися от IS и BS т.е обратного тока и коэффичиента усиления транзистора. Причем разбросы в спайсах частенько просто не дают. Поэтому если у вас спайс только тайп то попробуйте погонять IS и BS процентов эдак на 100(причем это типовое, реально я думаю получается и все 300%) и вы увидите результат. Замечено что очень сильно влияет IS (причем и по теории это все можно подтвердить). Поэтому если нет всех spice то требуйте хотябы PCM data со старых проектов, может там чего и нароете.

 

Лучше использовать биполярник в режиме диода, тогда BS не будет влиять, но IS конечно же влияет. У TSMC кстати есть углы в моделях биполярников.

[sergioms 0]

Уважаемый evi а немогли бы вы выбросить сюда уход IS в процентах по углам для какой нибудь технологии для сравнения