[evi 0]

Кто-нибудь сталкивался с такой проблемой: как ввести 5.5 В через IOs в TSMC 0.18u ? Нужно ввсести 5.5 В в чип для зарядник батареи, но даже в высоковольтных IOs из библиотеки TSMC 0.18u шина ESD вроде (согласно документации) должна подключаться к напряжению не более 3.6 В, т.е. вряд ли VDD IO пропустит 5.5 В.

[oratie 0]

В IO библиотеке может/должен быть так называемый аналоговый пад. В большинстве случаев это просто провод не подключенный к ESD защите (да и никуда не подключенный). Просто провод. Поищите в даташите.

[SM 0]

В IO библиотеке может/должен быть так называемый аналоговый пад. В большинстве случаев это просто провод не подключенный к ESD защите (да и никуда не подключенный).

 

А вот вовсе не факт. Например с той технологией, что я сейчас имею дело, такого пада готового нет. НО! Никто не мешает его сделать самому, убив ESD-защиту, по крайней мере по плюсу питания. А если что и добавив свою, от перенапряжения, из толпы диодов.

[xelaukxaxa 0]

В IO библиотеке может/должен быть так называемый аналоговый пад. В большинстве случаев это просто провод не подключенный к ESD защите (да и никуда не подключенный).

 

А вот вовсе не факт. Например с той технологией, что я сейчас имею дело, такого пада готового нет. НО! Никто не мешает его сделать самому, убив ESD-защиту, по крайней мере по плюсу питания. А если что и добавив свою, от перенапряжения, из толпы диодов.

 

Пад без защиты - это скорее тестовый вывод. Коммерческий кристалл без ESD защиты - нонсенс.

Своими силами можно пробовать с вероятностью успеха <30%. Вариант - структура типа зенеровского

диода, подключенного анодом к шине земли. В качестве такой структуры - SCR прибор, диод на основе N-кармана, RESURF NFET все с тем же карманом в стоке.

[SM 0]

Пад без защиты - это скорее тестовый вывод. Коммерческий кристалл без ESD защиты - нонсенс.

 

Защита может быть в том блоке, куда эти 5.5 вольт идут, для 0.18 это явно не особо стандартный блочок. Если оно так, то в самом паде можно обойтись и без нее, хорошенько заэкранировав провод, который пойдет в блок. Если блок не имеет в себе защиты по данному входу, тогда, конечно, надо.

 

ЗЫ а почему вероятность успеха <30% ? Вроде не слишком сложный узел.

[xelaukxaxa 0]

Пад без защиты - это скорее тестовый вывод. Коммерческий кристалл без ESD защиты - нонсенс.

 

Защита может быть в том блоке, куда эти 5.5 вольт идут, для 0.18 это явно не особо стандартный блочок. Если оно так, то в самом паде можно обойтись и без нее, хорошенько заэкранировав провод, который пойдет в блок. Если блок не имеет в себе защиты по данному входу, тогда, конечно, надо.

 

ЗЫ а почему вероятность успеха <30% ? Вроде не слишком сложный узел.

 

 

ESD защита в технологиях 0.18 и ниже простой задачей не явлется. Тонкий окисел (если нет

высоковольтной опции) деградирует уже при напряжениях ~4В. Пробои стандартных диодов и соответственно стоковых переходов - на том же уровне. Пороговые напряжения паразитных

транзисторов под 1-м металлом уже могут привести к неожиданностям при 5В:-) Т.е. высоковольтная

защита в этих условиях - уже экзотика, которую редкий кастомер себе может позволить без существенного риска.

[evi 0]

ESD защита в технологиях 0.18 и ниже простой задачей не явлется.

 

Да, в этом вся и проблема. Самому рарработать ESD защиту - гиблое дело, нужны спец симуляторы.

 

Есть у меня одна идея: для ввода использовать аналоговый пад (без защиты), подключив его через три диода к стандартной ESD защите из IO библиотеки (например к 3V VDD pad).

 

Защита может быть в том блоке, куда эти 5.5 вольт идут, для 0.18 это явно не особо стандартный блочок. Если оно так, то в самом паде можно обойтись и без нее, хорошенько заэкранировав провод, который пойдет в блок. Если блок не имеет в себе защиты по данному входу, тогда, конечно, надо.

 

У меня 5В вход подключен к коллектору биполярника, ток базы которого (через пару диодов) управлется уже через МОП. Так я решил 5В-проблему, но ЕСД защиты это все же не дает.

Изменено 28 ноября, 2006 пользователем evi

[SM 0]

У меня 5В вход подключен к коллектору биполярника, ток базы которого (через пару диодов) управлется уже через МОП. Так я решил 5В-проблему, но ЕСД защиты это все же не дает.

 

Ого! А у Вас 0.18 BICMOS? На обычных КМОП-технологиях (с одним карманом и при p-подложке) ничего биполярного, акромя pnp с коллектором в подложку, не сварганить... А так - что через три диода в стандартный ИО-пад, что через десяток на землю... Одно самодельная защита получается.

[asoneofus 0]

Думаю, что не очень удасться с 0.18 работать хорошо на 5В в стандартных техпроцессах. Присоединяюсь к оратору :) ... который докладывал про слишком тонкий окисел :) ...

[oratie 0]

В некоторых 0.18 IO библиотеках есть 'over-voltage input tolerance'. Для 3.3V билиотеки это обычно 5V. Что-нибудь в библиотечном даташите про это говориться?

[SM 0]

Думаю, что не очень удасться с 0.18 работать хорошо на 5В в стандартных техпроцессах. Присоединяюсь к оратору :) ... который докладывал про слишком тонкий окисел :) ...

Судя по наличию коллектора, подключенного к 5, там как минимум не один карман. А раз так, то можно делать n-полевики в p-кармане с потенциалом 3.3, и все проблемы как рукой снимет.

[xelaukxaxa 0]

посмотрите на сайте компании Sarnoff, может что и подойдет.

Приложенные статьи оттуда

p_HV_EOS2004.pdf

[evi 0]

Ого! А у Вас 0.18 BICMOS? На обычных КМОП-технологиях (с одним карманом и при p-подложке) ничего биполярного, акромя pnp с коллектором в подложку, не сварганить... А так - что через три диода в стандартный ИО-пад, что через десяток на землю... Одно самодельная защита получается.

 

На счет техпроцесса, поясняю: это не вполне BICMOS, это стандартный RF/mixеd signal 0.18u TSMC процесс, там есть МОП с более толстым окислом на 3В, есть глубокие n-карманы, p-карманы, вертикальные npn и pnp биполярники и прочая экзотика.

 

А насчет защиты - оно конечно все равно самодельная, но в данном случае мало отличается от стандартной, например библиотечный аналоговый IO пад подключен через один диод к ЕСД шине, а мой будет через три диода. Конечно эффективность защиты будет хуже, но хотелось бы как можно меньше самодеятельности, поскольку просимулировать ЕСД как следует мы не можем.

 

В некоторых 0.18 IO библиотеках есть 'over-voltage input tolerance'. Для 3.3V билиотеки это обычно 5V. Что-нибудь в библиотечном даташите про это говориться?

 

Это цифровые IO имеют толеранс 5В для входного напряжения, там просто делитель стоит на входе.

 

посмотрите на сайте компании Sarnoff, может что и подойдет.

Приложенные статьи оттуда

 

Спасибо

Изменено 28 ноября, 2006 пользователем evi

[chairman 0]

Если еще актуально, то вот:

 

Около 5 лет назад для "стандартной" 1.8/3.3В 0.18мкм (Chartered) пришлось делать 5V Tolerant Interface. Компания была небогатая, поэтому и защиту от электростатики, входы и DC-DC на 3.3В, и 1.8В из 5В пришлось делать самим. Никаких библиотек или стандартных ячеек и в помине не было. Основная проблема со входом - 3.3В n-МОП транзистор с диэлектриком порядка 7.8 нм. Т.е. напрямую 5В на затвор не подашь, плюс 3 домена разных напряжений питания. Со входом выкрутились очень просто - он должен был быть очень быстрым, поэтому триггер Шмита отвергли.

 

Сделали так:

 

_

|_|___|N |__OR

 

 

где О = пад,

 

3.3В НМОПТ смещен постоянно внутренним питанием 3.3В (затвор), исток через ЕСД на пад, сток на "ИЛИ" с чип енейблом. Body Effect заботился о необходимом гистерезисе, а на пряжение на входе ИЛИ посчитайте сами. К счастью диод истока выдерживал примерно 6В потом Зенеровское туннелирование от 5.5-6В сглаживало сигнал и помогало структрам по защите от ЭСР на малых токах. Если же защита не срабатывала ЭС импульс убил бы схему. Опять же к счастью, спроектированная защита сработала.